Лабораторная работа

Лабораторная работа на тему Элементы ИМС на МДП транзисторах и КМОП транзисторах

Работа добавлена на сайт bukvasha.net: 2014-12-16

Поможем написать учебную работу

Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.

Предоплата всего

от 25%

Подписываем

договор

Выберите тип работы:

Скидка 25% при заказе до 25.11.2024


Лабораторная работа
Тема: Элементы ИМС на МДП-транзисторах и КМОП-транзисторах
Цель: Научиться строить и анализировать работу схем элементов ИМС средствами Electronics WorkBenck
Ход работы:
В большинстве цифровых устройств обработка информации производится с помощью двоичного кода. Информационные сигналы принимают только два значения (1 и 0).

Рисунок 1- Элемент ИЛИ-НЕ на однотипном МДП-транзисторе
В данной схеме на входы поданы два сигнала, соответствующие логической единице. На выходе будет сигнал 0, так как два транзистора открыты и сигнал уходит через них. При подаче высокого уровня U хотя бы на один из выходов схемы, открывается соответствующий транзистор и на выходе устанавливается низкий уровень сигнала. Если на обоих входах логический ноль, то VT1 и VT2 — закрыты и на выходе формируется логическая единица.
Нагрузочный транзистор VT3 всегда открыт.

Рисунок 2 – Изображение анализатора

Рисунок 3- Элемент ИЛИ-НЕ на биполярном транзисторе


Рисунок 4 – Изображение анализатора

Рисунок 5 – Элемент ИЛИ-НЕ на КМОП-транзисторе.


Рисунок 6 – Результаты с анализатора

Рисунок 7 – Элемент И-НЕ на КМОП-транзисторе


Рисунок 8 – Результат с анализатора
Низкий уровень сигнала на выходах управляющих транзисторов VT1 и VT2 переводит их в закрытое состояние. При этом последовательно соединённые нагрузочные транзисторы VT3 и VT4 открыты и на выходе схемы устанавливается напряжение высокого уровня, равное напряжению источника питания.
Если хотя бы на один вход поступает сигнал логической единицы, то открывается соответствующий управляющий транзистор (VT1 или VT2), а связанный с ним нагрузочный (VT3 или VT4) закрывается. На выходе схемы устанавливается логический ноль.

1. Реферат История развития микропроцессора
2. Реферат Список сеньоров и герцогов де Бурбон
3. Реферат Загальна біологія
4. Реферат Львовские орлята
5. Реферат Гравитон термин украинский
6. Реферат на тему Decsions Decsions Essay Research Paper Decisions
7. Реферат Характерные черты науки
8. Реферат на тему Сім я і брак Єство структура функції проблеми сучасної сім ї
9. Реферат Автомобильная промышленность Российской Федерации 2
10. Реферат Філософія Єразма Ротердамского