Реферат на тему Архітектура системи на базі процесора Pentium Socket 7
Работа добавлена на сайт bukvasha.net: 2015-06-30Поможем написать учебную работу
Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
Реферат
Архітектура системи на базі процесора Pentium (Socket 7)
Архітектура системи
Під шиною комп’ютера розуміють загальний канал зв’язку, котрий використовується для організації взаємодії між двома і більше компонентами системи. Комп’ютер має кілька типів шин. Основними з них є шина процесора, шини адреси, шина вводу/виводу. В комп’ютері реалізовано декілька типів шин.
Основні типи шин:
- шина процесора;
- шина пам’яті;
- шина введення/виведення;
Шина процесора – шина, що з’єднує мікропроцесор (CPU) з декількома безпосередньо зв’язаними з ним мікросхемами. Шина процесора використовується в основному для передачі даних між процесором та основною системною шиною або між процесором і зовнішнім кешем.
Шина пам’яті призначена для передачі інформації між процесором і основною пам’яттю (RAM). Дана шина – це або продовження шини процесора, або незалежний набір спеціальних мікросхем для передачі інформації між процесором та пам’яттю. Системи, основані на процесорі з тактовою частотою вище 16 МГц, мають швидкість обміну даними, що перевищує можливості стандартних динамічних мікросхем RAM. У всіх системах з тактовою частотою процесора вище 16 МГц для усунення невідповідностей між швидкою шиною процесора і повільною оперативною пам’яттю комп’ютера використовуються спеціальні мікросхеми контролера пам’яті.
Шина введення/виведення забезпечує взаємодію процесора і периферійні пристроїв. Ця шина і під’єднані до неї роз’єми призначені для того, щоб комп’ютер міг виконувати всі подані запити. Шина введення/виведення дозволяє підключити до комп’ютера додаткові пристрої для розширення його можливостей. В роз’єми встановлюється такі важливі вузли, як контролери накопичувачів на жорстких дисках, плати відеоадаптерів, звукові плати, мережеві плати, адаптери SCSI і т.д. Основні типи шин введення виведення: шина ISA (Indastry Standart Architecture – промислова стандартна шина архітектура) – це 16-розрядна шина, працює на частоті 8 МГц; шина PCI (Peripheral Component Interconnect – шина взаємодії периферійних компонентів) – це 32-розрядна шина працює на частоті 33 МГц; шина AGP (Accelerated Grafics Port – прискорений графічний порт) – це 32-розрядна шина працює на частоті 66 МГц і призначена для під’єднання відеоадаптера.
Взаємодія шин в типовому комп’ютері на базі процесора Pentium (Socet 7) зображено на рис.1.1.
Рис.1.1. Архітектура системи на базі процесора Pentium (Socet 7).
North Bridge, South Bridge та Super I/O – блоки наборів мікросхем системної логіки
Основним блоком набору мікросхем системної логіки є North Bridge, він забезпечує інтерфейс між процесором та іншою частиною системної плати. North Bridge містить контролери кеш - пам’яті і оперативної пам’яті, інтерфейс між швидкодіючою шиною процесора (33, 50, 66 або 100 МГц), шиною PCI (Peripheral Component Interconnect, 33 МГц) та шиною прискореного графічного порту AGP (Accelerated Grafics Port, 66 МГц). North Bridge, по суті, головний компонент системної плати. Це єдина схема (крім процесора), яка, як правило, працює на повній тактовій частоті системної плати (на частоті шини процесора). В самих сучасних наборах мікросхем системної логіки схема North Bridge реалізована на одному кристалі, раніше для реалізації схем North Bridge необхідно було до трьох мікросхем.
South Bridge – компонент в наборі мікросхем системної логіки із нижчою швидкодією, він завжди знаходився на окремій мікросхемі. Одна і та ж мікросхема South Bridge може використовуватися в різних наборах мікросхем системної логіки. South Bridge під’єднується до шини PCI (33 МГц) і містить інтерфейс шини ISA ((Indastry Standart Architecture, 8 МГц). Крім того, вона містить дві схеми, що реалізують інтерфейс контролера жорсткого диску IDE (Integrated Drive Electronics) та інтерфейс USB (Universal Serial Bus – універсальна послідовна шина), а також схеми, що реалізують функції пам’яті CMOS та годинника. South Bridge також містить всі компоненти, необхідні для шини ISA, включаючи контролер прямого доступу до пам’яті та контролер переривань.
Super I/O – схема, що реалізує функції пристроїв, які раніше розміщувались на окремих платах розширення. Більшість мікросхем як мінімум наступні компоненти: контролер гнучких дисків, контролери послідовних портів, контролер паралельного порту. Крім цього мікросхема Super I/O часто містить контролер клавіатури та миші. Останнім часом збільшились тенденції переміщення функцій схеми Super I/O в схему South Bridge.
Оскільки шина процесора повинна обмінюватися інформацією з CPU на максимально високій швидкості, в комп’ютері вона функціонує набагато швидше будь-якої іншої шини. Сигнальні лінії (лінії електричного зв’язку), що утворюють шину, призначені для передачі даних, адреси та сигналів керування між окремими компонентами комп’ютера. Наприклад, в комп’ютері з процесором 486 шина процесора містить 32 лінії адреси, 32 лінії даних і кілька ліній керування, в комп’ютері Pentium – з 64 ліній даних, 32 ліній адреси і відповідних ліній керування. Комп’ютери з процесорами Pentium Pro та Pentium ІІ шина процесора містить 36 ліній адреси.
Тактова частота, що використовується для передачі даних по шині процесора, відповідає зовнішній частоті процесора. Шина процесора, під’єднана до процесора, по кожній лінії даних може передавати один біт даних протягом одного або двох періодів тактової частоти. Для визначення швидкості передачі даних по шині процесора необхідно помножити розрядність шини даних на тактову частоту шини. Наприклад, для визначення швидкості передачі даних шини процесора, в якої 16 ліній даних і тактова частота 33 МГц, потрібно 33 МГц х 16 біт = 528 Мбіт/с = 66 Мбайт/с. Дана величина характеризує швидкість передачі даних, її також називають смугою пропускання шини.
В таблицях 1.1-1.6 перераховані набори мікросхем системної інформації із системної логіки для різних поколінь процесорів та наведені їх технічні характеристики.
Таблиця 1.1. Набори мікросхем системної логіки для системної плати Intel 486.
| Набір мікросхем системної логіки | 420ТХ | 420ЕХ | 420ZX |
| Дата подання | Листопад 1992 | Березень 1994 | Березень 1994 |
| Процесори | 5B, 486 | 5B/3, 3B, 486 |
|
| Тактова частота шини, МГц | До 33 | До 50 | До 60 |
| Тип пам’яті | FPM | FPM | FPM |
| Максимальний об’єм пам’яті, Мбайт | 128 | 128 | 160 |
Таблиця 1.2. Набори мікросхем системної логіки Intel для системних плат Pentium.
| Набір мікросхем системної логіки | 430 LX | 430 NX | 430 FX | 430 HX | 430 VX | 430 TX |
| Дата подання | Березень 1993 | Березень 1994 | Січень 1995 | Лютий 1996 | Лютий 1996 | Лютий 1997 |
| Процесори | P 60/66 | P 75+ | P 75+ | P 75+ | P 75+ | P 75+ |
| Тактова частота шини, МГц | 66 | 66 | 66 | 66 | 66 | 66 |
| Тип пам’яті | FPM | FPM | FPM/EDO |
FPM/EDO
FPM/EDO/SDRAM
FPM/EDO/
SDRAM
Максимальний об’єм пам’яті, Мбайт
192
512
128
512
128
256
North Bridge
82433 LX 82434 LX
82433 NX 82434 NX
82437 FX 82438 FX
8243 xHX
8243xVX
8243 xTX
South Bridge
823781B/ZB
823781B/ZB
82371 FB
82371 SB
82371 SB
82371 AB
Таблиця 1.3. Набори мікросхем системної логіки VIA Technologies для системних плат п’ятого покоління процесорів.
| Набір мікросхем системної логіки | VP-1 | VP-2 | VPX | VP3 | MVP3 |
| Дата подання | Жовтень 1995 | Травень 1996 | Грудень 1996 | 1997 | Лютий 1996 |
| Процесори | P 75+ | P 75+ | P 75+ | P 75+ | P 75+ |
| Тактова частота шини, МГц | 66 | 66 | 66/75 | 66 | 66/75/83/100 |
| Тип пам’яті | FPM/EDO/ SDRAM | FPM/EDO/ SDRAM | FPM/EDO/ SDRAM | FPM/EDO/ SDRAM | FPM/EDO/S DRAM |
| Максимальний об’єм пам’яті, Мбайт | 128 | 512 | 512 | 512 | 512 |
| North Bridge | VT82C585VP VT82C587VP | VT82C595 | VT82C585VPX | VT82C597 | VT82C598AT |
| South Bridge | VT82C586VP | VT82C586B | VT82C586B | VT82C586B | VT82C586B |
Таблиця 1.4. Набори мікросхем системної логіки Acer Laboratories, Inc(Ali) та Silicon integrated System (SiS) для системних плат п’ятого покоління
| Набір мікросхем системної логіки | Aladdin IV (ALi) | Aladdin V (ALi) | 5581 (SiS) | 5582 (SiS) | 5591 (SiS) | 5592 (SiS) | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| Процесори | P 75+ | P 75+ | P 75+ | P 75+ | P 75+ | P 75+ | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| Тактова частота шини, МГц | 75/83 | 50/60/66/75/ 83/100 | 50/55/60/ 66/75 | 50/55/60/ 66/75 | 50/55/60/ 66/75 | 50/55/60/ 66/75 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| Тип пам’яті | FPM/EDO/ SDRAM | FPM/EDO/ SDRAM | FPM/EDO/ SDRAM | FPM/EDO/ SDRAM | FPM/EDO/ SDRAM | FPM/EDO/ SDRAM | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| Максимальний об’єм пам’яті, Мбайт | 256 | 512 | 256 | 256 | 256 | 256 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| North Bridge | M 1533 | M 1541 | SiS5581 | SiS5582 | SiS5591 | SiS5592 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| South Bridge | M1533 або М1543 | М 1543 |
|
Таблиця 1.5. Набори мікросхем системної логіки Intel для процесорів Pentium Pro.
Таблиця 1.6. Набори мікросхем системної логіки Intel для процесорів Pentium II/III
Локальні шини (ISA, MCA та EISA) мають порівняно низьку швидкодію. Історично швидкодія шини процесора зростала, а характеристики шин вводу/виводу покращувались в основному за рахунок збільшення їх розрядності. Причиною обмеження швидкодії булла низька швидкодія адаптерів, розроблених для комп’ютерів молодших моделей. На рис.1.3. представлена схема підключення шин до пристроїв комп’ютера. Рис.1.3. Робота локальної шини. Ця конструкція одержала назву локальної шини (Local Bus), де зовнішні пристрої мають доступ до шини процесора. Перші 8-ми і16-розряднішини ISA мали архітектуру локальних шин. Вцих системах в якості основної шини використовувалась шина процесора і всі пристрої працювали їз швидкістю процесора. Коли тактова частота шини процесора в системах ISA перевищила 8 МГц, основна шина комп’ютера відокремилась від шини процесора, оскільки вже не могла виконувати необхідні функції. Шина ISA – це 16-розрядна шина, яка працює на частоті 8 МГц. Шина ISA на протязі багатьох років була стандартом в області РС-комп’ютерів і вперше стала використовуватись в системах АТ в 1984 році (була 8-розрядною і працювала на частоті 5 МГц). Реалізується з допомогою компонента South Bridge. Переважно до цієї шини підключається мікросхема Super I/O. Основним недоліком шини ISA є те, що вже при частоті процесорів і386 та і486 дані не можуть передаватися по шині з тією ж швидкостю, з якою їх обробляє процесор. Тому очікувані даних він вимушений простоювати. Це стало причиною появи нових стандартів. Шина ЕISA є подальшим розвитком шини ISA. Вона була розроблена фірмами Epson, Hewlett-Packard, NEC і має наступні переваги:
Шина ЕISA не одержала широкого поширення за причиною високої вартості і відсутності карт розширення ЕISA в достатній кількості та її більш низької здатності в порівнянні з локальною шиною VESA. Шина МСА була розроблена фірмою ІВМ РС в 1987 році і всановлена в комп’ютерах класу PS/2. В ній булла підвищена пропускна здатність до 20 Мб/с за рахунок збільшення тактової частоти до 10 МГц і розрядності до 32 біт. Але шина МСA не знайшла широкого поширення. Причиною цього була повна її несумісність з шиною шина ISA і необхідність заміни системної плати і карт розширення. Шина VESA (Video Electronics Standarts Associatation) або просто VL- Bus була розроблена в 1992 році для зв’язку процесора зі швидкодіючими периферійними пристроями. Взагалі шина VESA являє собою розширення шини ISA для обміну відеоданими. Важливою характеристикою шини VL- Bus є простота конструкції. З її допомогою можна напряму під’єднати контакти процесора до гнізда роз’єма плати. Це робило конструкцію шини дешевою, оскільки не потрібно встановлювати додаткових спеціальних та інтерфейсних мікросхем. До недоліків шини VESA є:
На сьогоднішній день шина VESA(VLB) повністю витіснена більш продуктивною шиною PCI. Шина PCІ була розроблена фірмою Іntel для процесора Pentium, з’явилась в 1992 році, кінцева версія в 1995 році. В системних платах тактова частота шини РСІ задається як половина тактової частоти системної шини (при тактовій частоті системної плати 66 МГц шина РСІ працює на 33 МГц, при 75 МГц- на частоті 37,5 МГц). Висока пропускна здатність шини досягається за рахунок її паралельної роботи із шиною процесора. РСІ не звертається зі своїми запитами до неї. В той час, коли шина РСІ обмінюється даними між іншими пристроями, процессор працює з даними, що знаходяться в кеш-пам’яті. Для підключення адаптерів шини РСІ використовується спеціальні роз’єми. Структурна схема для підключення пристроїв до шини РСІ показана на рис. 1.4. Рис.1.4. Структурна схема для підключення пристроїв до шини РСІ. Прискорений графічний порт (AGP) призначений для підвищення ефективності роботи з відео і 3-мірною графікою. Це 32-розрядна шина, яка працює на частоті 66 (AGP 1х), 133 (AGP 2х), 266МГц (AGP 4х) і призначена для підключення відеоадаптера. Крім підвищення ефективності відеоадоптера, AGP дозволяє отримати швидкий доступ безпосередньо до системної оперативної пам’яті. Шина Fire Wire (IEEE 1394) – це стандарт високошвидкісної локальної послідовної шини, котрий розроблений фірмами Apple та Texas Instruments, і є частиною стандарту SCSI-3. Шина ІЕЕЕ 1394 призначена для обміну цифровою інформацією між шиною розширення РСІ і іншими пристроями, зокрема, жорсткими дисками, пристрої обробки аудіо- і відеоінформації. Література
2. Реферат Литература - терапия КАРДИОМИОПАТИИ 3. Реферат Стратегия развития производства 4. Реферат Копенгагенские критерии и их роль во вступлении Турции в ЕС 5. Курсовая на тему Автоматизована система обліку праці та зарплати 6. Реферат на тему Theory Of Holden Essay Essay Research Paper 7. Реферат на тему Gun Control Essay Research Paper Gun ControlGun 8. Реферат на тему The Impact Of Italy And ItalianAmericans On 9. Реферат на тему Блок управления двигателем на МК 10. Реферат Принципы и закономерности менеджмента |
