Реферат

Реферат Синтез логической ячейки ТТЛШ

Работа добавлена на сайт bukvasha.net: 2015-10-28

Поможем написать учебную работу

Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.

Предоплата всего

от 25%

Подписываем

договор

Выберите тип работы:

Скидка 25% при заказе до 9.11.2024



Министерство образования Российской Федерации

Новгородский Государственный Университет

имени Ярослава Мудрого

Кафедра физики твердого тела и микроэлектроники
СИНТЕЗ ЛОГИЧЕСКОЙ СХЕМЫ ТТЛШ
Комплексное задание

по практическим занятиям и лабораторным работам

по дисциплине: «Проектирование и конструирование

полупроводниковых приборов и ИМС»

                   Выполнил:                            


студент группы 8033у         

__________ А.А. Шишков  
Проверил:                            

к.т.н., доцент кафедры ФТТМ

______________ М.Н. Петров
2000
Синтез принципиальной электрической схемы.
            Исходя из технический параметров ИМС приведенных в ТЗ реализуем логическую функцию F=X1+X2×X3  на основе логической схемы ТТЛШ (на логическом базисе 2И-НЕ).

                       
         Рисунок 1 – Схема логической функции в базисе 2И-НЕ

         

            Таблица 1 – Таблица истинности логической функции




Х1

Х2

Х3

F

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

1






            Рисунок 2 – Принципиальная электрическая схема логического базиса 2И-НЕ
Программа расчета блока логического базиса 2И-НЕ на языке программы PSpice.
* Комплексная работа по предмету ПИММС

*Студент группы 8033у


R1 3 12 20k

R2 4 12 8k

R3 5 6 1.5k

R4 7 5 3k

R5 11 10 4k

R6 12 8 120

R7 10 0 1E+9

D1 0 2 D_SH

D2 0 1 D_SH

D3 3 1 D_SH

D4 3 2 D_SH

D5 3 4 D_SH

D6 9 4 D_SH

D7 4 8 D_SH

D8 5 10 D_SH

D9 6 7 D_SH

Q1 4 3 5 Tran

Q2 7 6 0 Tran

Q3 9 4 11 Tran

Q4 8 9 10 Tran

Q5 10 5 0 Tran

.model Tran npn ()

.model D_SH D(IS=1E-11 TT=0)

VIN1 1 0 pulse(0 5 0.01us 0 0 0.03us 0.2us)

VIN2 2 0 5

VCC 11 0 5

.DC vin1 0 5 0.01

.tran 0.001us 0.07us

.probe

.END






  Рисунок 3 - Определение пороговых напряжений
Из графика видно, что U0пор=0,798 В и  U1пор=1,08 В.


            Рисунок 4 - Передаточная характеристика базового логического элемента 2И-НЕ


Рисунок 5 - ВАХ на входе логического элемента
Найдены значения I0=0.22 мА и I1=0.026 мкА.


Рисунок 6- Мощность потребляемая логическим элементом
 Из графика видно, что Р0=3.45 мВт и Р1=1.12 мВт.
Отсюда находим среднюю мощность:
Рср=( Р0+ Р1)/2=(3.45+1.12)/2=2.285 мВт
         Из рисунка 7 находим t10=3.39 нсек  и t01=3.44 нсек.
Находим общее время задержки:
tз=( t10+ t01)/2=(3.39+3.44)/2=3.415 нсек




         Рисунок 7 – Временные характеристики логического элемента


1. Курсовая на тему Вайна Расіі з Рэччу Паспалітай 1654-1667 гг
2. Реферат Баневур, Виталий Борисович
3. Реферат Яицкое казачье восстание 1772
4. Реферат на тему Andrew Marvell
5. Реферат на тему Конституционное право Чехии
6. Реферат на тему Child Development Essay Research Paper Child DevelopmentBabies
7. Реферат на тему Aspartame A Diet Delusion Essay Research Paper
8. Рассказ Р. Киплинг
9. Реферат на тему Toshiba Essay Research Paper Paula DeanApril 27
10. Реферат на тему Adolf Hitler 6 Essay Research Paper Adolf