Реферат Расчет дешифратора на 5 входов
Работа добавлена на сайт bukvasha.net: 2015-10-28Поможем написать учебную работу
Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
от 25%
Подписываем
договор
ГОСУДАРСТВЕННЫЙ КОМИТЕТ РОССИЙСКОЙ
ФЕДЕРАЦИИ
ПО ВЫСШЕМУ ОБРАЗОВАНИЮ
МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ИНСТИТУТ РАДИОТЕХНИКИ, ЭЛЕКТРОНИКИ И АВТОМАТИКИ
(ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)
КУРСОВАЯ РАБОТА
по предмету
"Схемотехника"
Студент:
Рахмуков В.В.
Руководитель:
Добронравов О.Е
Москва, 2001 г.
Задание на курсовую работу
Факультет ВАВТ
Кафедра Вычислительной техники
Студент Рахмуков В.В.
Группа ВСС 1 - 97
Шифр 971263
Разработать дешифратор
· количество входов 5
· тактовая частота 50 Мгц.
· потребляемая мощность £ 5 Вт.
· температура 18°С
· односторонняя печатная плата
Студент группы ВСС 1-97 Рахмуков В.В.
Руководитель проекта Добронравов О.Е
| Анализ существующих структур дешифраторов на пять входов. | 4 |
| Разработка структурной и функциональной схемы и выбор системы элементов. | 9 |
| Разработка структурной схемы проектируемого узла | 9 |
| Разработка функциональной схемы | 10 |
| Выбор системы элементов | 15 |
| Выбор серийных микросхем для изготовления дешифратора | 20 |
| Описание работы разработаной электрической принципиальной схемы | 24 |
| Расчётная часть | 26 |
| Технология изготовления односторонней печатной платы | 28 |
| Список литературы | 32 |
1. Анализ существующих структур дешифраторов на пять входов.
Дешифратор (decoder)
-
это комбинационное устройство, преобразующее набор входных переменных в активный сигнал только на одном из его выходов. Максимальное количество выходов дешифратора равно 2
n
, где
n
-
число входов.
Дешифратор в зависимости от разрядности входного сигнала и возможностей интегральных схем может быть выполнен в виде:
одноступенчатого по линейной схеме и многоступенчатого по пирамидальной или матричной схеме.
Таблица истинности линейного дешифратора (на 3 входа и 8 выходов М=23=8) показана ниже.
| Таблица 1.1 | ||||||||||
| входы | выходы | |||||||||
| Х1 | Х2 | Х3 | Y 0 | Y 1 | Y 2 | Y 3 | Y 4 | Y 5 | Y 6 | Y 7 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
Составляем систему логических уравнений дешифратора в конъюнктивной форме
Y0=X1^*X2^*X3^ Y1=X1^*X2^*X3 Y2=X1^*X2*X3^
Y3=X1^*X2*X3 Y4=X1*X2^*X3^ Y5=X1*X2^*X3
Y6=X1*X2*X3^ Y7=X1*X2*X3
Преобразуем систему логических уравнений дешифратора в дизъюнктивную форму по правилу де Моргана
Y0=(X1^*X2^*X3^)^^=(X1+X2+X3)^
Y1=(X1^*X2^*X3)^^= (X1+X2+X3^)^
Y2=(X1^*X2*X3^)^^= (X1+X2^+X3)^
Y3=(X1^*X2*X3)^^= (X1+X2^+X3^)^
и т. д.
Ниже приведена схема дешифратора, построенная по системе логических уравнений в конъюнктивной форме. Сначала получаем инверсии всех переменных при помощи инверторов
U
7,
U
8,
U
9,
U
10, а затем составляем конъюнкцию, например
U
2
=
A
^*
B
^*
C
^*
D
^ согласно уравнению
Y
0, затем
Y
1 и.т.д. На схеме рис.
1
.1 указаны 5 таких конъюнкций.
Рис.
1
.1 Функциональная схема дешифратора и шифратора.
Временная диаграмма дешифратора, позволяющая оценить его корректное функционирование приведена ниже.
Рис.
1
.2 Временная диаграмма дешифратора.
Линейный (одноступенчатый) дешифратор имеет наибольшее быстродействие, но его реализация при значительной разрядности входного слова требует применения логических элементов с большим числом входов и, кроме того, сопровождается большой нагрузкой на источники входных сигналов. Следовательно, при наличии микросхем малоразрядных дешифраторов, любой необходимый дешифратор может быть построен по многоступенчатой пирамидальной схеме. При этом входное слово делится на поля, разрядность которых соответствует числу входов малоразрядного дешифратора.
Например, 6 разрядное слово может быть разбито на два трех разрядные подслова: старшее (3 старших разряда), младшее (3 младших разряда). Таким образом, каскадируя по пирамидальной схеме три трехразрядные микросхем
1
.3), можно построить необходимый 6 разрядный дешифратор.
Рис.
1
.3 Пирамидальный дешифратор.
Для управления работой микросхем
и
спользуются управляющие входы
E
0
BAR
,
E
1
BAR
, подача сигнала 0 на которые активизирует работу микросхемы. Выходные сигналы снимаются либо с первой, либо со второй ступени дешифратора. Матричный дешифратор, в отличии от пирамидального строится на основе двух микросхем (см. рис.
1
.4): микросхемы горизонталей и микросхемы вертикалей. В узлах матричной сетки устанавливаются дополнительные вентили (схемы И), с которых снимаются выходные сигналы.
Рис.
1
.4 Матричный дешифратор.
Разработка структурной и функциональной схемы и выбор системы элементов.
2.1. Разработка структурной схемы проектируемого узла.
Данная структурная схема представляет собой устройство которое при поступлении входного кода на вход (
DI
0-
DI
1) устройства возбуждает один из выходов (0-31), номер которого соответствует двоичному набору на входе, при этом остальные выходы находятся в невозбужденном состоянии.
Рассмотрим возможные решения при разработке дешифратора
Дешифратор можно построить на элементах низкой степени интеграции (см. рисунок 2.1) , такая
схема де
шифратора может быть
получена из схемы де
мультиплексора при исключении из нее инфор
мационного входа и
использовании адресую
щих входов в качестве
информационных
. Эта схема является одноступенчатой.
Работа полностью со
ответствует записанной иыше системе функций.
Например, если на вход
подан набор 00...
0
, то
только на входах элемен
та
F
1
появится совпадение единиц и, следовательно, только
f
1
будет иметь
единичное значение. Ана
логично этому подача на вход любого набора входных переменных приведет к возбуждению выходной цепи, номер которой выражается данным набором.
рисунок 2.1
Подобная схема имеет высокое быстродействие
но е
ё
реализация при значительной разрядности входного слова
затру
Возможность выполнения дешифраторов в одном корпусе ИМС
ограничивается большим числом внешних выводов, главную часть которых составляют информационные выходы. Дешифратор на пять входов имеет не менее 40 внешних выводов (5 входов, 32 выхода, вход стробирования, цепи питания и общей точки), если инверсии аргументов вырабатываются внутри схемы дешифратора.
Учитывая эти факторы рассмотрим схемы дешифратора на пять входов выполненые на элементах средней степени интеграции.
Схема построенная на дешифраторе ИД3 (4 входа-16 выходов)
рисунок 2.2
Дешифратор типа ИД3 - полный, имеет четыре адресных входа# 1,2,4,8, два входа стробирования Е1,Е2 и шестнадцать выходов 0-15. Если на обоих входах стробирования уровни логического 0, то на том из выходов, номер которого соответствует значению двоичного входного кода, будет
Схема построенная на дешифраторе ИД7 (3 входа-8 выходов)
рисунок 2.3
Дешифратор ИД7 имеет трёхвходовой логический элемент разрешения, что позволяет, соединив паралельно четыре микросхемы, получить дешифратор с 32 выходами который состоит из четырёх микросхем и одного инвертора. Дешифрация происходит, когда на входах
Функциональная схема изображена на рисунке 2.4.
Таблица 2.2
рисунок2.4
2.3. Выбор системы элементов.
Для выбора элементной базы рассмотрим различные возможные решения:
Транзисторно-транзисторные логические схемы появились как развитие схем ДТЛ (диодно-транзисторной логики) в результате замены матрицы диодов многоэмиттерным транзистором (МЭТ). Этот транзистор представляет собой интегральный элемент, объединяющий собой свойства диодных логических схем и транзисторного усилителя.
При всех своих преимуществах высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости эти микросхемы обладают большой потребляемой мощностью.
Функция И в схеме ТТЛ выполняется в общих для нескольких эмиттеров базовой и коллекторной областях. Основное структурное отличие МЭТ от обычных транзисторов заключается в том, что он имеет несколько эмиттеров. Таким образом МЭТ представляет совокупность нескольких тра
С развитием и совершенствованием технологии базовым для схем ТТЛ стал ключ со сложным инвертором двухполярным ключом, что позволило увеличить быстродействие, помехоустойчивость, нагрузочную способность и снизить требования к параметрам транзисторов.
В настоящее время выпускается несколько серий микросхем ТТЛ. В таблице 2.1 приведены их основные характеристики.
| Таблица 2.3 | ||||
| Технология | Серия | Время задержки распостранения, нс. | Мощность рассеивания, мВт | Частота переключения, мГц |
| ТТЛ | стандартные (133, К155) | 10 | 10 | 35 |
| Быстродействующие (130) | 6 | 22 | 50 | |
| Маломощные (134, КР134) | 33 | 1 | 3 | |
| ТТЛШ | стандартные (530, КР531) | 3 | 19 | 125 |
| Маломощные (533, К555) | 9,5 | 2 | 45 | |
| Усовершенствованые (1530) | 1,5 | 20 | 200 | |
| усовершенствованые маломощные (1533КР1533, КР153) | 4 | 1 | 50 | |
Схемотехнически почти все логические элементы, входящие в состав указанных серий, могут быть комбинирование двух базовых схем: элемента И-НЕ и расширителя по ИЛИ. Для всех ТТЛ, имеющих возможность расширения по ИЛИ, максимальное число объединений равно восьми. При присоединении одного расширителя задержка распространения схемы увеличивается примерно на 5 нс, а потребляемая мощность - на 5 мВт. Логические элементы ТТЛ обладают большой нагрузочной способностью (коэффициент разветвления равен 10).
Большие выходные и сравнительно небольшие входные токи способствуют хорошему согласованию схем между собой.
Принципиальное отличие ТТЛШ использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем ТТЛШ не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает ёмкости их
p
-
n
-переходов. В результате при сохранении и повышении быстродействия удалось уменьшить её потребляемую мощность примерно в 6…10 раз.
Цифровые микросхемы эмиттерно-связанной логики (ЭСЛ) представляют собой транзисторные схемы с объединенными эмиттерами и обладают по сравнению с другими типами цифровых ЛЭ наибольшими быстродействием и потребляемой мощностью. Большое быстродействие (по - другому - малое среднее время задержки распространения) для схем ЭСЛ обуславливается тем, что в этих элементах транзисторы работают в ненасыщенном (линейном) режиме. На выходах применяются эмиттерные повторители, ускоряющие процесс заряда емкости нагрузки. Уменьшение времени задержки распространения достигается также за счет ограничения перепада выходного напряжения, что, однако, приводит к уменьшению помехоустойчивости схем ЭСЛ. Из разработанных в последние годы цифровых микросхем ЭСЛ н
Микросхемы ЭСЛ - типа являются самыми быстродействующими схемами на основе кремния, выпускаемыми отечественной промышленностью. Высокое быстродействие обусловлено тем, что в этих элементах транзисторы работают в ненасыщенном режиме. Уменьшение времени задержки распространения достигается также в результате малого перепада выходного напряжения, но это влечет за собой
Цифровые маломощные КМОП ИС, содержат в своем составе 60 типов, различных по своему функциональному назначению: арифметические устройства, счетчики - делители, дешифраторы, триггеры, логические схемы, мультиплексоры, сдвиговые регистры и прочие.
Характеристики КМОП: низкая мощность потребления (типовая мощность потребления на частоте 1 Мгц 0,0025 мВт/ЛЭ); широкие рабочие диапазоны напряжения питания (3...15 В) и температур; высокая помехоустойчивость 30...45 % Uсс; защита по входам; температурная стабильность и высокая нагрузочная способность создают предпосылки для широкого применения микросхем в радиоэлектронной аппаратуре.
КМОП характеризуются высокими статической и динамической помехоустойчивостями. Упрощенно помехоустойчивость можно выразить как способность микросхемы исключить передачу помехи со входа схемы на ее выход.
Статическая помехоустойчивость характеризует возможности схемы при длительном импульсе помехи, а динамическая помехоустойчивость - при кратковременных помехах.
Статическая помехоустойчивость микросхем увеличивается с ростом напряжения питания, а колебания помехоустойчивости в зависимости от температуры незначительны из-за высокой температурной стабильности передаточных характеристик.
Динамическая помехоустойчивость находится в прямой зависимости от уровня статической помехоустойчивости, скорости переключения микросхемы, входной и выходной емкостей, от длительности, амплитуды и формы сигнала помехи.
Микросхемы КМОП характеризуются сравнительно невысоким по сравнению с ТТЛ ИС быстродействием. Динамические параметры КМОП ИС зависят от сложности схемы, напряжения питания, емкости нагрузки и температуры.
Время задержки распространения сигнала, а также времена фронта линейно возрастают с увеличением емкости нагрузки и температуры.
Для защиты транзисторов от повреждения высоким напряжением (пробоя подзатворного диэлектрика статическим электричеством и от тиристорной защелки) каждый вход КМОП ИС снабжают диодно-резисторной охранной цепочкой.
Интегральная инжекционная логика (И2Л)
Достоинства:
1)
используется пониженное напряжение питания (
»
1 В);
2)
малая потребляемая мощность, т.к. в схеме протекает ток мкА, а
U
пит
=1 В;
3)
обеспечивают высокую ст
4)
при изготовлении схем И2Л используется те же технологические процессы, что и при производстве интегральных схем на биполярных транзисторах, но оказывается меньшим число технологических операций и необходимых фотошаблонов;
5)
хорошо согласуются с элементами ТТЛ.
Недостатки:
1)
Небольшая помехоустойчивость, т.к. логический перепад 0,5
¸
0,8 В;
2)
Быстродействие ниже, чем в схемах ЭСЛ.
Для реализации технического задания, учитывая большое количество внешних выводов пятиразрядного дешифратора,
удобство использования и стоимсть элементной базы, а также малое количество соединений между элементами выбираем схему пирамидального дешифратора на элементах ТТЛШ.
2.4 Выбор серийных микросхем для изготовления дешифратора
Рассмотрим серийно выпускаемые микросхемы дешифраторов и выберем те, которые способны обеспечить быстродействие заданое условиями ТЗ. Так как частота работы дешифратора равна 50 Мгц, то время задержки не должно превышать 20нс.
из справочника выпишем микросхемы соответствующие условию быстродействия. В таблице 2.4 выписаны микросхемы дешифраторов, в таблице 2.5 микросхемы инверторов.
| Таблица 2.4 | ||||||||
| Тип микросхемы | Выполняемая функция | Тип выхода | Тип логики | Ucc ,B | Icc , м A | IOL , мА ( RL , Ом) | tc | Т ° С |
| 530ИД7 | Дешифратор 3-8 Демультиплексор 1-8 | Q | ТТЛШ | 5 | 74 | 20 | 18 | -60...+ 125 |
| Н530ИД7 | Q | ТТЛШ | 5 | 74 | 20 | 18 | -60...+85 | |
| Р531ИД7 | Q | ТТЛШ | 5 | 74 | 20 | 15 | -10...+70 | |
| КР531ИД7 | Q | ТТЛШ | 5 | 74 | 20 | 15 | -10...+70 | |
| КР1531ИД7 | Q | ТТЛШ | 5 | 20 | 20 | 8.5 | -10...+70 | |
| Таблица 2.5 | ||||||||
| Тип микросхемы | Тип логики | Icch мА | Iccl мА | tphl нс | tplh нс | Ioh мА | Iol мА | Т ° С |
| 530ЛН1 | ТТЛШ | 24 | 54 | 9 | 9 | 1 | 20 | -60. .. +125 |
| М530ЛН1 | ТТЛШ | 24 | 54 | 5 | 4,5 | 1 | 20 | -60. .. +125 |
| Н530ЛН1 | ТТЛШ | 24 | 54 | 5 | 4,5 | 1 | 20 | -60...+ 85 |
| Р531ЛН1 | ТТЛШ | 24 | 54 | 5 | 4,5 | 1 | 20 | -10...+70 |
| КР531ЛН1 | ТТЛШ | 32 | 57 | 7.5 | 7 | 1 | 20 | -10...+70 |
| КР1531ЛН1 | ТТЛШ | 4.2 | 15.3 | 5.3 | 6 | 1 | 20 | -10...+70 |
Таблица 2.6 | |||
| дешифратор | инвертор | Рпотр ,Вт | tmax ,нс |
| Р531ИД7 КР531ИД7 | Р531ЛН1 М530ЛН1 Н530ЛН1 | 4*5*0.074+5*0.054=1.48+0.27=1.75 | 15+5=20 |
| КР1531ИД7 | 530ЛН1 М530ЛН1 Н530ЛН1 Р531ЛН1 | 4*5*0.02+5*0.054=0.4+0.27=0.67 | 8.5+5=13.5 |
| КР531ЛН1 | 4*5*0.02+5*0.057=0.4+0.285=0.685 | 8.5+7.5=16 | |
| КР1531ЛН1 | 4*5*0.02+5*0.0153=0.4+0.765=0.4765 | 8.5+6=14.5 | |
По результатам предварительного расчета вибираем микросхемы КР1531ИД7 и КР1531ЛН1, так как это сочетание обеспечивает низкое энергопотребление и имеет запас по часто
| Таблица 2.7 | ||
| | | КР1531ИД7 |
| | | КР1531ЛН1 |
3. Разработка электрической принципиальной схемы
3.1. Описание работы разработаной электрической принципиальной схемы
Разработаная схема состоит из четырёх микросхе
Микросхемы КР1531ИД7 представляют собой дешифратор на 3 входа, дешифрация происходит когда на входе
G
1 - напряжение высокого уровня, а на входах
D
2, у неё на входе
G
1 - напряжение высокого уровня, а на входах
D
2, который соответствует данному двоичному набору появляется напряжение низкого уровня. На остальных микросхемах условие дешифрации не выполняются и на их выходах остаётся напряжение высокого уровня. Для двоичной комбинации от 8 до 15 аналогичным образом работает микросхема
D
3, для набора от 16 до 23 микросхема
D
4, и для набора 24-31 микросхема
D
5.
Причём на вход
D
5 через
D
1 подаётся инверсия с
DI
3. Все сигналы, поступающие на микросхемы описаны в таблице 3.1. Конденсаторы С1, С2 служат в качестве фильтра по питанию, резистор
R
1 необходим для подачи высокого уровня на вход микросхемы
D
2.
| Таблица 3.1 | ||||||||||||||||||||
| дес | DI4 | DI3 | DI2 | DI1 | DI0 | D2 | D3 | D4 | D5 | |||||||||||
| G1 | ^G2A | ^G2B | G1 | ^G2A | ^G2B | G1 | ^G2A | ^G2B | G1 | ^G2A | ^G2B | |||||||||
| 0 | 0 | 0 | 0 | 0 | 0 | В | Н | Н | Н | Н | Н | Н | Н | Н | Н | В | Н | |||
| 1 | 0 | 0 | 0 | 0 | 1 | В | Н | Н | Н | Н | Н | Н | Н | Н | Н | В | Н | |||
| 2 | 0 | 0 | 0 | 1 | 0 | В | Н | Н | Н | Н | Н | Н | Н | Н | Н | В | Н | |||
| 3 | 0 | 0 | 0 | 1 | 1 | В | Н | Н | Н | Н | Н | Н | Н | Н | Н | В | Н | |||
| 4 | 0 | 0 | 1 | 0 | 0 | В | Н | Н | Н | Н | Н | Н | Н | Н | Н | В | Н | |||
| 5 | 0 | 0 | 1 | 0 | 1 | В | Н | Н | Н | Н | Н | Н | Н | Н | Н | В | Н | |||
| 6 | 0 | 0 | 1 | 1 | 0 | В | Н | Н | Н | Н | Н | Н | Н | Н | Н | В | Н | |||
| 7 | 0 | 0 | 1 | 1 | 1 | В | Н | Н | Н | Н | Н | Н | Н | Н | Н | В | Н | |||
| 8 | 0 | 1 | 0 | 0 | 0 | В | В | Н | В | Н | Н | Н | В | Н | Н | Н | Н | |||
| 9 | 0 | 1 | 0 | 0 | 1 | В | В | Н | В | Н | Н | Н | В | Н | Н | Н | Н | |||
| 10 | 0 | 1 | 0 | 1 | 0 | В | В | Н | В | Н | Н | Н | В | Н | Н | Н | Н | |||
| 11 | 0 | 1 | 0 | 1 | 1 | В | В | Н | В | Н | Н | Н | В | Н | Н | Н | Н | |||
| 12 | 0 | 1 | 1 | 0 | 0 | В | В | Н | В | Н | Н | Н | В | Н | Н | Н | Н | |||
| 13 | 0 | 1 | 1 | 0 | 1 | В | В | Н | В | Н | Н | Н | В | Н | Н | Н | Н | |||
| 14 | 0 | 1 | 1 | 1 | 0 | В | В | Н | В | Н | Н | Н | В | Н | Н | Н | Н | |||
| 15 | 0 | 1 | 1 | 1 | 1 | В | В | Н | В | Н | Н | Н | В | Н | Н | Н | Н | |||
| 16 | 1 | 0 | 0 | 0 | 0 | В | Н | В | Н | В | Н | В | Н | Н | В | В | Н | |||
| 17 | 1 | 0 | 0 | 0 | 1 | В | Н | В | Н | В | Н | В | Н | Н | В | В | Н | |||
| 18 | 1 | 0 | 0 | 1 | 0 | В | Н | В | Н | В | Н | В | Н | Н | В | В | Н | |||
| 19 | 1 | 0 | 0 | 1 | 1 | В | Н | В | Н | В | Н | В | Н | Н | В | В | Н | |||
| 20 | 1 | 0 | 1 | 0 | 0 | В | Н | В | Н | В | Н | В | Н | Н | В | В | Н | |||
| 21 | 1 | 0 | 1 | 0 | 1 | В | Н | В | Н | В | Н | В | Н | Н | В | В | Н | |||
| 22 | 1 | 0 | 1 | 1 | 0 | В | Н | В | Н | В | Н | В | Н | Н | В | В | Н | |||
| 23 | 1 | 0 | 1 | 1 | 1 | В | Н | В | Н | В | Н | В | Н | Н | В | В | Н | |||
| 24 | 1 | 1 | 0 | 0 | 0 | В | В | В | В | В | Н | В | В | Н | В | Н | Н | |||
| 25 | 1 | 1 | 0 | 0 | 1 | В | В | В | В | В | Н | В | В | Н | В | Н | Н | |||
| 26 | 1 | 1 | 0 | 1 | 0 | В | В | В | В | В | Н | В | В | Н | В | Н | Н | |||
| 27 | 1 | 1 | 0 | 1 | 1 | В | В | В | В | В | Н | В | В | Н | В | Н | Н | |||
| 28 | 1 | 1 | 1 | 0 | 0 | В | В | В | В | В | Н | В | В | Н | В | Н | Н | |||
| 29 | 1 | 1 | 1 | 0 | 1 | В | В | В | В | В | Н | В | В | Н | В | Н | Н | |||
| 30 | 1 | 1 | 1 | 1 | 0 | В | В | В | В | В | Н | В | В | Н | В | Н | Н | |||
| 31 | 1 | 1 | 1 | 1 | 1 | В | В | В | В | В | Н | В | В | Н | В | Н | Н | |||
| В - высокий уровень Н - низкий уровень | ||||||||||||||||||||
3.3. Расчётная часть
потребляемая мощность
быстродействие схемы
надёжность
интенсивность отказов изделия
l
общ.
=
S
l
i
о
*
ni
где
N
- число групп
«
компонентов надежности
»
, имеющих разные интенсивности отказов;
l
i
о
-
интенсивность отказов элемента
i
-
ой группы
(смотри таблицу 3.2)
;
ni
- количество элементов в
i
-
ой группе.
| Таблица 3.2 | |
| | Интенсивность отказов 1/ч |
| ИМС | 0,1*10-6 |
| резисторы | 0,002*10-6 |
| конденсаторы | 0,002*10-6 |
| разъёмы | 0,025*10-6 |
| дискретные п/п приборы | 0,2*10-6 |
| печатные платы | 0,6*10-6 |
| пайка | 0,0004*10-6 |
время наработки на отказ
F
=1/
l
общ.
вероятность безотказной работы
l
общ.
t
P
(
t
)=
e
подсчитывается для
t
=100,1000,10000
Все это заносится в табл.
3.3
| Таблица 3.3 | |||
| Группа элементов | Интенсивность отказов l i о *10-6 ,1/ч | Кол-во элементов , n | l i о * 10-6 * n |
| ИМС | 0,1 | 5 | 0.5 |
| С1 , С2 , | 0 ,0 02 | 2 | 0.004 |
| R 1 | 0.002 | 1 | 0.002 |
| пайка | 0,0004 | 121 | 0.0484 |
| основание ПП | 0.6 | 1 | 0.6 |
В табл
ице
3.4
приведены значения
F
и
P
(
t
)
для 100,1000,10000.
| Таблица 3.4 | ||||
| Группа элементов | F , ч | P(t), 100 | P(t),1000 | P(t), 10000 |
| ИМС | 2000000 | 0,99995 | 0,9995001 | 0,9950124 |
| R 1 | 500000000 | 0,9999998 | 0,999998 | 0,99998 |
| С 1 , С 2 | 250000000 | 0,9999996 | 0,999996 | 0,99996 |
| пайка | 20661157 | 0,9999951 | 0,9999516 | 0,9995161 |
| основание П П | 1666666 | 0,99994 | 0,9994001 | 0,9940179 |
Среднее время безотказной работы
4. Конструкторская часть.
4.1. Технологи
Производство ПП характеризуется большим числом различных механических, фотохимических и химических операций. При производстве ПП можно выделить типовые операции, разработка и осуществление которых производится специалистами различных направлений.
Для изготовления ПП был выбран комбинированный позитивный метод.
Перечень технологических операций:
а) нарезка заготовок и образование базовых отверстий - в крупносерийном производстве разрезку материала выполняют методом штамповки в специальных штампах на эксцентриковых прессах с одновременной пробивкой базовых отверстий на технологическом поле; в серийном и мелкосерийном производстве получили широкое применение одноножевые и много ножевые роликовые ножницы, на которых материал сначала разрезается на полосы заданной ширины, а затем на заготовки, сверление базовых отверстий производится на специализированных станках.
б) химическая металлизация ПП заключается в последовательности химических реакций осаждения меди, используемой в качестве подслоя при нанесении основного слоя токопроводящего рисунка гальваническим способом. Для придания диэлектрику способности к металлизации производят следующие подготовительные операции: сенсибилизация поверхности, имеет целью формирования на поверхности диэлектрика пленки ионов двухвалентного олова, являющихся восстановителем для ионов активатора металлизации; активизация поверхности, производится растворами солей благородных металлов, преимущественно палладия, создает на подложке тонкую пленку металлического палладия, способствующую последующему осаждению меди. Химическое меднение ПП производят в специальных автооператорных линиях с набором ванн необходимого размера, выполненных из материалов, выдерживающих воздействие растворов при их рабочих температурах.
в) гальваническая металлизация -
при производстве ПП ее применяют для предварительного увеличения тонкого слоя химической меди до толщины 5-8 мкм с целью последующего нанесения на поверхность проводящего рисунка схемы. Металлизируемые платы, закрепленные на специальных подвесках-токоподводах, помещают в гальваническую ванну с электролитом между анодами, выполненными из металла необходимого покрытия. Равномерность толщины гальванического покрытия зависит от:
габаритов металлизируемых плат; диаметром металлизируемых отверстий; расположение плат в ванне; рассеивающей способности электролитов; оптимальной плотности тока.
г) нанесение рисунка схемы на ПП или их слои необходимо для получения защитной маски требуемой конфигурации при осуществлении процессов металлизации и травления проводящего рисунка. Наибольшее распространение в промышленности нашли сеткографический и фотохимический способы нанесения рисунка схемы. В обоих случаях инструментом переноса изображения на плату служат поз
д) удаление защитной маски после операций травлений или металлизации осуществляют химическим или механическим способом. При химическом удалении применяют соответствующие растворители, а при механическом - гидроабразивную пульпу, подаваемую на поверхность платы под давлением.
е) травление меди с пробельных мест - при изготовлении важнейшим этапом является формирования проводящего рисунка схемы является процесс травления (удаления) меди с непроводящих (пробельных) участков схемы. Травление является сложным окислительно-восстановительным, в котором травильный раствор служит окислителем. Как правило, травление состоит из операций предварительной очистки меди, способствующей более равномерному ее удалению, очистки поверхности диэлектрика и при необходимости осветления поверхности металлорезиста. Качество образующегося в результате травления проводящего рисунка зависит от свойств примененного резиста, характеристик травильного раствора и скорости травления. Нанесенный рисунок схемы должен быть четким, сплошным, иметь необходимую толщину резиста, устойчивого к выбранному травильному раствору. Если платы изготавливаеют комбинированным позитивным методом, то после удаления резиста необходимо стравить слой предварительной металлизации и фольгу исходного материала. При этом проводящий рисунок защищен металлорезистом.
ж) оплавление металлорезиста - гальванически нанесенный металлорезист олово - свинец имеет пористую структуру, матовый светло-серый оттенок, быстро окисляется, теряя способность к пайке, и создает эффект нависания покрытия после травления меди. Для устранения этих недостатков производят оплавление металлорезиста с помощью инфракрасного излучения в жидкости или газе. Лучшие результаты оплавления достигают при составе покрытия, близком к эвтектическому состоянию сплава свинец-олово.
з) При обработке ПП по контуру применяют два способа; вырубку штампами и фрезерование. Вырубка плат на эксцентриковых прессах с помощью штампов, которые могут формировать сложный по форме контур, экономически целесообразна при большом выпуске плат одного типоразмера, когда могут быть оправданны затраты на изготовление штампов. Фрезирование выполняется на специальных фрезерных станках, работающих по копиру. Этот способ отличается высокой производительностью, дает хорошее качество кромок плат и точность размеров.
и) маркировку плат осуществляют с помощью сеткографии, нанесением символов специальными штемпелями, металлизированными символами, выполняемыми одновременно с рисунком схемы, или краской вручную. Маркировка должна сохранятся в течении всего срока службы, не должна стираться или смываться при воздействии моющих растворов, лаков и спиртобензиновой смеси. Маркиров
к) нанесение защитного покрытия на плату наносится с помощью кисти или специальной распылительной камеры, в
качестве защитного материала может использоваться лак, флюсы ацитоноканифольные или спиртоканифольные.
л) окончательный контроль платы проводится либо визуально, либо проверкой отдельных параметров платы.
4.2. Размещение элементов
Список используемой литературы
1.
Савельев А.Я. Прикладная теория цифровых автоматов: Учеб. для вузов по спец. ЭВМ.- М.: Высшая школа., 1987
2.
Савельев А.Я. Арифметические и логические основы цифровых автоматов: Учебник.- М.: Высшая школа, 1980
3.
Перельман Б.Л., Шевелев В.И. Отечественные микросхемы и зарубежные аналоги. Справочник, "НТЦ Микротех" , 1998 г. -376с.:ил.
4.
Лысиков Б.Г. Арифметические и логические основы цифровых автоматов: Учебник для вузов Мн.: Выш.школа, 1980
5.
Аванесян Г.Р, Лёвшин В.П. Интегральные микросхемы ТТЛ ТТЛШ: Справочник., М.: Машиностроение, 1993
6.
Соловьёв Г.Н. Арифметические устройства ЭВМ.-М.: Энергия, 1978
7.
Данилов Р.В., Ельцова С.А., Иванов Ю.П. и др. Применение интегральных микросхем в электронной вычислительной технике: Справочник --М.: Радио и связь, 1986 - 384с.: ил
8.
Шило В.Л., Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987 . - 352с.: ил
