Реальный и защищенный режим работы МП.
Среда DOS  позволяет полностью использовать возможности микропроцессоров Intel 8088 – базового процессора компьютера IBMAT. В ПК IBM pc/AT используется микропроцессор Intel 80286, в IBM ps/2 – микропроцессор Intel 80386. В микропроцессоре начиная с i 80286 и i 80386, предусмотрен режим, называемый реальным режимом, который был совместим с режимом работы микропроцессоров i 8086 и i 8088.

Реальный режим поддерживал выполнение всего одной программы. Для  этого достаточно было простых механизмов распределение оперативной памяти и не было потребности в организации защиты программ от взаимного влияния.

Все, что нужно было знать программе это адреса, по которым располагаются ее сегменты кода, данных и стека .

Кроме того, в реальном режиме работы микропроцессора сегмент был длинной не более 64 кбайт, а адрес области памяти сегмента располагался в одном из сегментных регистров. Функциональное назначение сегмента памяти определялось тем, в каком из сегментальных регистров находился его адрес. Аппаратные средства контроля доступа и сегменту отсутствовали. Такой контроль можно было организовать только со стороны операционной системы, т.е. на уровне программных средств.

Реальный режим работы компьютера не позволял реализовать ни одного из новых программных средств микропроцессора i 80286, которые представлены пользователю в режиме полного использования микропроцессора i 80286, называемого защищенным режимом. Все современные многозадачные операционные системы работают только в этом режиме, использующем все возможности, представляемые микропроцессором, и реализующем параллельную работу нескольких прикладных программ.

МП 80286 обеспечивал защиту операционной системы и ее данных от работающих в системе программ, а также защиту программ и их данных друг от друга. Операционная система OS/2 позволила МП 80286 работать с виртуальной памятью и предоставлять пользователю физическую память объемом более 1 Мбайт (за счет создаваемых на жестком диске файлов «подкачки»).

Программы, выполняемые в среде DOS не используют весь объем памяти, имеющийся  в новых персональных компьютерных системах и не могут обращаться к сегментам памяти, расположенным выше 640 кбайт. Программы запускаемые в защищенным режиме среды OS/2 и в разработанной на ее основе ОС Windows,  могут использовать память, превышающую 1 Мбайт, и имеют возможность прямого доступа и данным в этой области памяти.

При работе в среде защищенного режима OS/2, такие как и в современных ОС Windows, каждой из  одновременно работающим программ предоставляется необходимое виртуальное адресное пространство. Подобным образом в защищенном режиме микропроцессора I 80286 OS/ 2 обеспечивает защиту одной программы от другой и операционной системы от работающих в ней программ.

С целью создания условий для многозадачного выполнения прикладного программного обеспечения персонального компьютера должно, во-первых, поддерживать сложные аппаратные средства реального времени, а во-вторых, обеспечивать возможность доступа к сложным коммуникационным и сетевым протоколам для обмена данными.Системная среда должна поддерживать обработку прерываний аппаратных средств реального времени и многозадачный режим. Такие возможности в OS/2 и Windows реализуются специализировании программным интерфейсом (API). API является средством работы с модульными структурами программ и динамической компоновки вызываемых модулей.

API позволяет разработчику создавать сложные,  выполняемые совместно модульные программы или программные системы, не требуя знания того, как будет в дальнейшем организованно взаимодействие основной программы и вызываемых из нее модулей.

Любой современный микропроцессор в реальном режиме незначительно отличается от известного i 8086. Это лишь его более быстрый аналог с увеличенным (до 32 бит) размером всех регистров, кроме сегментных. Для доступа к остальным архитектурным и функциональным возможностям микропроцессора, необходимо перейти в защищенный режим, использующий новые принципы работы микропроцессора с памятью. Она по-прежнему является сегментированной, но изменились функции и номенклатура программно-аппаратных компонентов, участвующих в сегментации.

Для регулирования взаимодействия нескольких выполняемых задач нужно иметь больше информации о самих задачах. Так как фирма Intel не стала нарушать принцип сегментации, а каждая задача в системе занимает один или несколько  сегментов в памяти, то информация о задачах должна быть как об объекте, реально существующих в данный момент в системе. Если каждому из этих объектов присвоить определенные атрибуты, то часть контроля за доступом к ним можно переложить на сам микропроцессор.

Любой сегмент памяти в защищенном режиме имеет следующие атрибуты:

- расположение сегмента в памяти;

- размер сегмента;

- уровень привилегий – определяет права данного сегмента относительно других сегментов;

- тип доступа.

Состав атрибутов показывает, что в защищенном режиме микропроцессор поддерживает два типа защиты -  по привилегиям и доступу к памяти.

В отличие от реального режима,  в защищенном режиме программа уже не может запросто обратиться по любому физическому адресу памяти. Для этого она должна иметь определенные  полномочия и удовлетворять ряду требований.

Ключевым объектом защищенного режима является специальная структура – дескриптор сегмента, который представляет собой 8-байтовый дескриптор (краткое описание) непрерывной области памяти, который содержит перечисленные выше атрибуты. Любая область памяти, которая логически может являться сегментом данных, стека или кода, должна быть описана таким дескриптором. Дескрипторы собираются вместе в одну из трех дескрипторных таблиц. Назначение дескриптора определяет в какую таблицу он должен быть помещен. Адрес, размещения дескрипторной таблицы может быть любым, он хранится в специально предназначенном для этого адреса системном регистре. Системные регистры как часть архитектуры микропроцессора, обеспечивающие защищенный режим, выполнены доступными для того, чтобы системный программист мог запрограммировать самые низкоуровневые операции.

Системные регистры ряда Pentium можно разделить на три группы:

 - четыре регистра управления;

 - четыре регистра системных адресов;

 - восемь регистров отладки.




Характеристики
API
/
OS
/2
API  OS/2 является интерфейсом динамического вызова. Прикладные программы обращаются к системным функциям по имени. Передача параметров каждой функции из вызывающей программы осуществляется посредством их записи в стек. Число параметров каждой функции всегда остается постоянным.

Адреса этих параметров помещаются в стек. Каждый адрес в операционной системе OS/2 состоит из двух частей—1б-бит селектора (сегмента), и 16-бит смещения. Селектор – это значение регистра сегментов в защищенном режиме.

Для возврата в программу после вызова функции система помещает код адреса возврата в регистр АХ. Для возврата параметров системной функции программа помещает адреса в стек перед вызовом функции. Функция всегда удаляет из стека все входные параметры. При обращении к функции все регистры кроме регистров АХ и ILAGS, остаются защищенными.
Реальная и виртуальная память большого объема.
Под реальной памятью будем понимать физическую оперативную память системы и физические адреса этой памяти. Под виртуальной памятью будем подразумевать адреса, с которыми оперируют программы. В реальном режиме работы микропроцессора 80286 реальные и виртуальные адреса памяти идентичны.

В реальном режиме работы МП 80286 – адресное пространство между 640 Кбайт и 1 Мбайт зарезервировано для памяти адаптеров ввода/вывода и размещения команд ВIOS. Объем памяти, которой распоря­жается микропроцессор 80286 в реальном    режиме,    не может превышать 640 Кбайт.

В системе DOS одним из средств расширения памяти за предел в 1 Мбайт является виртуальный диск. Такой виртуальный диск оказывается гораздо более быстродействующим устройством, чем просто жесткий диск. Виртуальный диск может использоваться программами так же, как обычный жесткий диск, с помощью файловой системы API. Однако такой способ расширения памяти за 1 Мбайт, к сожалению,  имеет существенный недостаток. Так, программы для работы с данными на виртуальном диске должны формировать их только как дисковые файлы, чего не требуется при работе с реальной памятью. Кроме того, находящиеся на диске фрагменты программ не могут быть выполнены непосредственно. Прежде чем выполнить часть программы, записанную на виртуальном диске, ее необходимо считать ПК. Это приводит к недопустимым в системах реального времени задержками и усложняет структуру и весь процесс написания программ.

В среде операционной системы OS/2 возможности адресации памяти в защищенном режиме микропроцессора 80286 используются как самой операционной системой, так и программами пользователя. В этой среде и OS/2, и программы имеют возможность прямого доступа ко всей физической памяти без применения искусственных средств типа виртуального диска. Кроме того, OS/2 располагает возможностью работы с виртуальной памятью в защищенном режиме работы микропроцессора 80286. При это, конечно, виртуальные адреса в программах не эквивалентны физическим адресам памяти ПК. Использование виртуальной памяти позволяет одновременно работающим в системе программам обращаться к существенно большому объему памяти, чем на самом деле имеется в системе. С точки зрения программ вся доступная адресуемая память является реальной.

Часть всей этой памяти в OS/2 на самом деле расположена на диске, и операционная система перекачивает ее с диска в ОЗУ, когда программа обращается к данной области памяти. Программы «не знают» о том, что их программные сегменты или данные не находятся в физической памяти, когда пытаются их выполнить или считать. Программы «не знают» и того, каков реальный объем физической памяти.
Превышение объема оперативной памяти
Многозадачные ОС, в том числе OS/2 используют для организации работы с памятью перекачку (или выталкивание) сегментов памяти на диск.

На диск записываются из оперативной памяти те сегменты, к которым длительное время не было обращения (алгоритм LRU). После того как сегмент сброшен на диск, освободившийся объем оперативной памяти может быть использован для подкачки с диска другого сегмента памяти. Причем новый сегмент считывается с диска в оперативную память в тех случаях, когда программа или операционная система обращается к нему для выполнения программного сегмента или для считывания из сегмента данных.

ОС может также расформировать этот сегмент, если программа создает сегмент данных, который может быть расформирован.

Если сегмент должен быть использован снова, его можно записать в память из того источника, откуда он был взят первоначально, и вновь создать с помощью той же программы, которая разрешила операционной системе расформировать этот сегмент данных.

Поскольку сегмент в OS/2 может иметь переменный размер (вплоть до 64 Кбайт), расформирование сегментов и их пере­качка на диск и подкачка с диска могут привести к появлению хаотически расположенных в памяти участков, не содержащих полезной информации. При этом, если, например, имеются два отделенных друг от друга участка памяти объемом 32 Кбайт и требуется записать в память сегмент объемом 64 Кбайт, операционная система не сможет этого сделать, так как сегмент дол­жен располагаться в едином участке памяти. В таких случаях OS/2 может переместить имеющиеся в памяти рабочие сегмен­ты, чтобы получить единый свободный участок памяти. Эта операция называется перемещением сегментов.

Такой способ организации работы системы в защищенном режиме МП 80286 освобождает пользователя от организации памяти, что важно при написании больших программ и имеет преимущество по сравнению с оверлейными структурами, когда потребный объем необходимой памяти превышал реальный доступный объем памяти системы. В этом случае было необходимо  структурировать программы так, чтобы обеспечить правильность выполнения этих программ в оверлейном режиме. При написании оверлей­ных программ пользователь также должен был решить проблему соотношения адресного пространства самой программы и адресного пространства дл данных. При организации виртуальной памяти в операционной системе OS/2 необходимо знать сколько сегментов можно использовать, учитывая максимальное число поддерживаемых системой сегментов, и каковы будут затраты системы на выполнение операции перекачки сегментов.
Архитектура микропроцессора
i
80286

Рассмотрим как выполняется адресация в 80286.
РЕГИСТРЫ ОБЩЕГО НАЗНАЧЕНИЯ      РЕГИСТРЫ СЕГМЕНТОВ

Четыре 16-бит регистра                              Четыре 16-бит регистра
                                                                  CS — программный сегмент

Каждый регистр может быть исполь-     DS — сегмент данных

­зован как два 8-бит регистра                    ES — дополнительный сегмент

AX-AH:AL                                             SS — сегмент стека

BX-BH:BL                                    СПЕЦИАЛЬНЫЕ РЕГИСТРЫ

CX-CH:CL                                             F — флаговый

DX-DH:DL                                     IP —указатель команды .

Еще четыре 16-бит регистра                           MSW — слово состояния машины

ВР —указатель базового адреса

SI —индекс источника

DI — индекс получателя

SP — указатель стека

                             

                     ДРУГИЕ ВАЖНЫЕ ЭЛЕМЕНТЫ

—кэш-регистры дескрипторов сегментов;

—таблица глобальных дескрипторов (GDT);

—таблица локальных дескрипторов (LDT);

—таблица дескрипторов прерываний (IDТ);

—регистр задачи, сегмент состояния задачи.
Рисунок  –  внутренняя память i 80286.

Каждый адрес состоит из двух 16-бит компонентов: 16-бит значения одного из регистров сегментов и 16-бит смещения значения регистра сегментов определяет сегмент, к которому  выполняется обращение значение смещения определяет положение элемента данным в сегменте.

Размер сегмента может быть 64 Кбайт или 65536 байт. Смещение с учетом разрядности в 16 бит также может достигать 2¹⁶ – 1 = 65535 байт.

Процессор обращается за новой командой, используя регистр сегмента (CS) и смещение (IP)/

Некоторые команды типа условного перехода вызывают изменение значения регистра IP. Если же значение регистра IP не изменяется текущей командой, то для получения адреса оче­редной команды процессора следует к текущему значению IP прибавить длину последней выполненной команды. Когда со­держимое регистра IP изменяется в результате выполнения те­кущей команды, очередная команда выбирается процессором по адресу того же регистра CS со смещением, равным изменен­ному значению IP. Существуют команды, изменяющие значения обоих регистров CS и IP. В этом случае микропроцессор пере­ходит к выполнению команд из нового сегмента памяти.

Раздел памяти, называемый стеком, используется для хранения информации в случаях, когда 1) одна процедура (набор команд процессора) обращается к другой процедуре; 2)для выполнения программы требуется временный рабочий раздел памяти, а программа явно выделяет эту память. Текущий стековый сегмент памяти задается содержимым регистра SS/ для указания заданного смещения в стеке обычно используется регистр SP и BP (в зависимости от того, для какой цели служит стек).

 Процессор обычно обращается к данным, адрес сегмента которых задает регистр DS или ES. Смещение в сегменте данных может быть указано различными способами. Смещение может быть задано в выполняемой команде, вычислено в результате некоторых арифметических действий или явно задано 16-бит значением. Существует ряд ограничений на использование регистров общего назначения для определения смещения в различных ситуациях.

Большинство выполняемых микропроцессором команд имеет дело с источником и получателем данных. Данные источника могут быть явно заданы в самой команде, могут быть в регистре общего назначения или просто находится в памяти. Получателем данных может быть регистр общего назначения или адресуемый раздел памяти. Большинство команд не может одновременно работать ч источником и получателем данных, однако некоторые команды процессора специально созданы для таких операций. Эти команды используют регистры SI и DI для задания смещения источника и получателя, а регистры DS и ES для указания адреса начала сегментов источников и получателя данных.

Регистр флагов (F) содержит информацию о результате предыдущей операции (например, знак, перенос, переполнение и т.д.) и о разрешении прерываний. Слово состояния машины – MSW – определяет текущее состояние микропроцессора, в частности указывает, в каком из режимов – реальном или защищенном – он находится.

Содержимое всех упомянутых выше регистров (и остальной автономной памяти) в момент включения (или перезапуска) микропроцессора определяет его начальное состояние. После перезапуска микропроцессор 80286 всегда находится в реальном режиме со следующими значениями двух основных регистров: CS = FOOOH и IP = FFFOH. При таком значении регистров процессор начинает выборку команд по физическому адресу FFFFOH, который расположен чуть ниже 1 Мбайт. Остальные три регистра сегментов после перезапуска обнуляются.
Определение физического адреса,

формируемого
i
80286, в реальном режиме
Физический состоит из двух компонентов: 16-бит значения регистра сегментов и 16-бит значения смещения. Эти компоненты обрабатываются по разному в зависимости   от того, в каком из режимов – реальном или защищенном – МП. В реальном режиме он формирует физические адреса как i 8088 или i 8086:

1)                     Взять 16-бит значение регистра сегментов (диапазон от 0 до 65535 в десятичной или от 0000H до FFFFH в шестнадцатеричной записи) и умножить его на 16, т.е. сделать 20-бит, добавить справа к значению регистра четыре нулевых бита.

2)                      Полученное после выполнения первого шага значение будет находиться в диапазоне от OOOOOH до FFFFOH, т.е. от 0 до 1048 650 в десятичной записи. Поскольку четыре младших бита всегда остаются нулевыми, это значение всегда кратно 16 в десятичной системе счисления.

3)                     Добавить к полученному 20-бит значению регистра сегментов 16-бит смещение.

4)                     После выполнения указанных действий формируется окончательный 20-бит физический адрес в диапазоне от OOOOOH до FFFFFH (переполнения не учитываются).
Схема формирования физического адреса представлена на рис.

Регистр сегмента

а)                                                 16-бит значение регистра

0000

б)                                                20-бит представление

    +

Смещение

в)                                                16-бит значение смещение

                                           

Физический адрес

г) 

                                                                         20-бит физический адрес
Рисунок – формирование физического адреса в реальном режиме.

Зная значение регистра сегментов, можно точно определить, где расположен данный сегмент в физической памяти. Поскольку прикладная программа записывает в регистр адрес текущего рабочего сегмента, она может непосредст­венно управлять разделами физической памяти, к которым ей необходимо обратиться. Как при работе в среде реального режима микропроцессора 80286 виртуальные адреса памяти совпадают с реальными.

Виртуальным здесь называется адрес, с которым имеет дело программа пользователя, а реальным — физический адрес, ис­пользуемый системой для доступа к физической памяти.

При такой схеме организации адресации может показаться, что увеличение на единицу значения регистра сегментов для пе­рехода к следующему сегменту памяти оказывается эквивалент­ным обращению к тому же сегменту при увеличении значения смещения на 16 (предполагая, что переполнения не будет). Та­кие коллизия постоянно возникают при выполнении программ, написанных для среды DOS. Вот почему, в частности, програм­мы DOS не могут выполняться в среде защищенного режима микропроцессора 80286.

 Определение физического адреса в защищенном режиме.

При формировании адресов в защищенном режиме микро­процессора 80286 учитываются следующие моменты: система может адресоваться к памяти объемом до 16 Мбайт; виртуальные адреса не эквивалентны реальным (физическим) адресам памя­ти; программы могут работать с разделами, которые в момент обращения к ним не находятся в физической оперативной памяти (для этого их необходимо перебросить в память); различные прикладные программы могут обращаться к различным виртуальным адрес­ным пространствам; существует защита памяти между опера­ционной системой и прикладными программами.

Сущность организации памяти в защищенном режиме состо­ит в том, что содержимое регистра сегментов не определяет базовое значение физического адреса сегмента памяти, как это было в реальном режиме работы микропроцессора   80286.

Значение регистра сегментов в защищенном режиме — является указателем селектора, для специальной    таблицы. Эта таблица содержит полную информацию о распределении сегментов памяти в системе. Элемент таблицы, относящийся к одному сегменту, называется дескриптором сегмента.

На рис. изображена схема, интериратирующая значение селектора, которое содержится в регистре сегментов. Два младших битоселектора не играют роли при формировании физического адреса. Они используются только при реализации механизма защиты памяти (об этом будет сказано позже).

Регистр сегментов (селектор)
15                                    3  21         0   

                                                           16-бит значение селектора

                                                          

                                                          2 бита приоритета (уровень приоритета запроса-RPL)




                                                            Бит выбора таблицы глобальных дескрипторов (GDT)

                                                            Или таблицы локальных дескрипторов (LDT)

                                                           
                                       13-бит значение, которое служит для выбора одного из 8 К 8192)

                                       различных дескрипторов сегментов в соответствующей таблице

                                       дескрипторов (GDT или LDT)
Рисунок – Cтруктура селектора
В системе имеются две различные таблицы для дескрипто­ров сегментов. Этотаблица глобальных дескрипторов (GDT) и таблица
локальных дескрипторов (LDT). Второй бит селектора определяет ту таблицу, к которой система должна обращаться по значению дескриптора сегмента. Напомним, что дескриптор сегмента содержит всю необходимую информацию для указания раздела физической памяти, к которому система будет обра­щаться.

На рис. показано, как отыскивается дескриптор сегмента.
Индекс в таблице дескрипторов                   Второйбит значения селектора






                                                                   Выбор соответствующей

                                                                   Таблицы дескрипторов

                                                      
                            32

                                                                                        32               }элемент таблицы дескрипторов сегментов

                                        24                                                               (длина каждого элемента – 8 байт) –

                                                                                        24               дескриптор сегмента




                                        16

                                                                                         16

                                   8

                                                                                           8




                                           0                                              0
                                         GDT                                          LDT

                            Таблица глобальных              Таблица локальных

                            Дескрипторов                          дескрипторов
Рисунок – Схема обращения к дескриптору сегмента.
После того как выбрана соответствующая таблица, по назначению 3 ÷ 15 бит селектора выбирается один из 8192 возможных дескрипторов сегментов. Длина дескриптора сегмента составляет 8 байт.

Таблица глобальных дескрипторов (GDT) обычно содержит
информацию о сегментах памяти, которые    используются всей
системой вне зависимости от того, какая программа выполняется. Программные сегменты    (сегменты, содержащие последовательность команд) операционной системы и сегменты данных операционной системы отыскиваются с помощью GDT. Дескрипторы   тех программных   сегментов, которые   должны быть защищены друг от друга, обычно содержатся в различных таблицах локальных дескрипторов (LDT).    Операционная   си­стема OS/2 обычно создает отдельные таблицы локальных дескрипторов для каждого набора программных сегментов, кото­рый необходимо изолировать от других   наборов программных
сегментов. В операционной системе OS/2 для каждого процесса
создается своя таблица локальных дескрипторов (LDT).

В защищенном режиме формируется 24-бит физический базовый адрес. Это 24-бит значение указывает адрес начала сегмента в физической памяти (034 + жесткий диск) и содержит следующую информацию:

1. 24-битовое значение, определяющее базовый адрес физического сегмента и дающее возможность доступа к 16 Мбайт реальной физической памяти.

2. 16 бит значение, задающее смещение в сегменте (вплоть до 64 Кбайт).

3. Наличие или отсутствие в данный момент сегмента в физической памяти.

4. Было ли записано в регистр сегментов значение (селектора), соответствующее данному дескриптору. Если было записано, то к данному сегменту уже обращались.

5. виды сегмента – программный сегмент, сегмент данных или специальный сегмент.

6. Если это программный сегмент (содержащий выполняемые команды), то

 - может ли процессор считывать содержимое этого сегмента;

 - является ли этот программный сегмент подчиненным.

7. Если это сегмент данных, то

 - может ли процессор записывать в него информацию;

 - является ли его размер возрастающим или убывающим.

8. Информация о приоритете (DPL – уровень приоритета дескриптора).

Значение 1б-бит смещения, являющегося второй со­ставляющей полного 24-бит физического адреса, формируемого из текущего 24-бнт значения дескрипторов, служит для определения окончательного реального (физического) адреса информа­ции в памяти. Если считать, что размер сегмента увеличивается (в отличие от уменьшения размера сегмента, что характерно для стека), когда значение смещения превышает текущий размер сегмента, то процессор будет обращаться к области памяти, которая на самом деле не является частью данного сегмен­та. Так возникает особая ситуация, указывающая на то, что в программе возникла ошибка. В операционной системе есть воз­можность защиты от особой ситуации при обращении из про­граммы к памяти.

Для этого в селекторе и дескрипторе сегмен­та содержится необходимая защитная информация. Для повышения эффективности    работы    системы необходимо сделать так, чтобы   адресация   выполнялась по упрощенной схеме. Для этого служат кэш-регистры    (рис. Процессор запоминает в своей вспомогательной памяти значе­ние дескриптора текущего сегмента, выбранное с помощью се­лектора из соответствующей таблицы дескрипторов  (GDT или LDT)). При такой организации адресации к памяти процессору не надо каждый раз обращаться к таблицам дескрипторов до тех пор, пока не изменится значение регистра сегментов, т. е. не произойдет смена текущего сегмента памяти.

В вспомогательной памяти процессор хранит так же текущие адреса и размеры таблиц GDT и LDT.

Каждому процессу, ра­ботающему со своим виртуальным адресным пространством, операционная система OS/2 в защищенном   режиме выделяет свою часть таблицы локальных дескрипторов (LDT). Адрес, по кото­рому программа обращается к памяти через регистр сегментов, в данном случае не имеет абсолютно никакого соответствия с реальным адресом используемых данных.

Если необходимый сегмент отсутствует в памяти, то система может узнать об этом по содержимому дескриптора этого сегмента. В том слу­чае, когда программа использует регистр сегментов, значение селектора которого указывает на отсутствующий а памяти сег­мент, процессор обрабатывает это событие как особую ситуа­цию с помощью операционной системы. При этом система оп­ределяет, где на диске находится необходимый сегмент, пере­писывает его в реальную память и изменяет содержимое дес­криптора данного сегмента, чтобы система знала, что теперь этот сегмент находится в реальной памяти. Если процессору требуется освободить место в памяти для размещения сегмента, то он может перебросить некоторые сегменты на диск. Выбор сегмента, подлежащего удалению из реальной памяти, осуще­ствляется операционной системой, как правило, по алгоритму LRU (Least Recently Used). При поиске наиболее долго не используемого сегмента операционная система исполь­зует информацию, содержащуюся в таблице дескрипторов.

Другое отличие реального и защищенного режимов работы системы состоит в том, что в защищенном режиме сег­менты могут быть различного размера. В реальном режиме размер всех сегментов составляет 64 Кбайт. В защищенном ре­жиме программы могут определять такой размер каждого сегмента памяти, какой необходим для их работы. Это позволяет экономно использовать реальную память системы и виртуальную память на диске. Кроме того, если в программе возни­кает ошибка и она адресуется при этом к памяти вне адрес­ного пространства текущего сегмента, то генерируется особая ситуация и операционная система сразу узнает, что в програм­ме что-то не так.

Однокристальный КПДП  КР580ВТ57. Режим работы
Разработано две разновидности ПДП. В режиме идентификации состояния памяти передачи ПДП выполняются без информирования процессора, для чего используются те интервалы машинных циклов, когда процессор не обращается к памяти, а выполняет   внутренние преобразования данных. Такими интервалами в микропроцессоре КР580 являются такты Т₄ и T₅- Процессор (или дополнительная схема) идентифицирует эти интервалы для КПДП специальным сигналом, означающим доступность системной шины. Производительность процессора в таком режиме не уменьшается, но Для каждого процессора необходим КПДП, а сами передачи носят нерегулярный характер, что ведет к уменьшению скорости передачи данных.

В режиме с пропуском тактов (точнее, с “займом” тактов) КПДП при необходимости передачи данных сигналом запроса ПДП DMA REQ или HOLD заставляет процессор отключаться от системной шины на несколько тактов.

После восприятия запроса ПДП процессор завершает текущую команду, а иногда фазу выборки текущего машинного цикла и приостанавливает свои действия. МП КР580 освобождает системную шину после такта Т3 текущего машинного цикла. В следующем такте или тактов системной шиной управляет КПДП и между основной и внешней памятью передаётся один элемент данных - байт или слово внутренние операции процессора обычно совмещаются во времени передачами ПДП. За одно инициирование ПДП передаётся целый блок данных, например, сектор гибкого диска. Т.о., передачи ПДП осуществляются путём пропуска тактов памяти в выполняемой программе (рис.  ).
             
  Рисунок   - Прямой доступ к памяти с пропуском тактов
При выполнении передач ПДП содержимое внутренних регистров процессора не модифицируется, поэтому его не нужно запоминать в памяти, а затем восстанавливать как при обработке прерываний. Выполнение программы возобновляется сразу после снятия сигнала запроса ПДП Тем не менее в условиях интенсивных передач ПДП эффективная производительность процессора уменьшается.

Аппаратная реализация каналов ПДП определяется особенностями ЭВМ и устройств внешней памяти, но можно сформулировать общие принципы работы большинства каналов ПДП. На рис.  показаны основные этапы передачи одного элемента данных в режиме ПДП, называемой также   циклом   ПДП.

                        
Рисунок   - Последовательность передачи одного элемента данных
Последовательность передачи инициируется сигналом запроса от устройства внешней памя­ти, например накопителя на гибком диске; этот сигнал контроллер ПДП транслирует в запрос для процессора. Процессор реагирует сигналом подтверждения (разрешения) DMA ACK или HLDA, приостанавливает программу (но может продолжать внутренние операции) и отключается от системной шины. Для осуществления передачи КПДП выдает на шину адреса адрес ячейки памяти, к которой будет обращение для записи или считывания. После этого по шине данных выполняется собственно передача данных, для чего КПДП генерирует необходимые управляющие сигналы основной и внешней памяти. Затем устройство внеш­ней памяти снимает запрос ПДП, что приводит к снятию соответствующего запроса в процессор, и он возобновляет приостановленную программу. Если в ЭВМ имеется несколько устройств внешней памяти, описанная последовательность должна в себя включать этап выборки устройства, инициировавшего запрос ПДП, и блокирования остальных устройств.

При передаче блока данных последовательность на рис.  необходимо дополнить действиями модификации адреса основной памяти и проверки окончания передачи блока. Для этого в КПДП загружаются начальный адрес области основной памяти и число передаваемых   байт   или   слов. После каждой передачи в КПДП производится инкремент адреса, выдаваемого на шину адреса, и Декремент счетчика байт или слов. Передача блока завершается, когда счетчик достигает нуля.   Иногда вместо   числа байт или слов загружается конечный адрес области   основной памяти, и передача завершается, когда текущий адрес достигает конечного.



Структурная схема и программная модель КПДП КР580 ВТ57
КР580 ВТ57 может управлять работой четырех независимых каналов ПДП с учетом приоритетов периферийных устройств. Запрос системной шины осуществляется через вход HOLD микропроцессора, и предусмотрены сигналы, обеспечивающие регулярное завершение передач ПДП. Для микропроцессора КПДП представляет несколько параллельных 8-битных портов ввода и вывода. После программной инициализации контроллер управляет передачей блока данных до 16К байт без вмешательства процессора. Допускается программирование любого из трех режимов работы: считывания (передача из основной памяти во внешнюю), записи (передача из внешней памяти в основную) и проверки канала ПДП. В последнем режиме физической передачи данных между основной и внешней памятью не производится.

На рис.  показана блок-схема контроллера его программная модель.

Рисунок   - Структурная схема микросхемы КР580 ВТ57
Каждый из четырех каналов ПДПКз-о имеет три регистра: 16-битный регистр адреса, 14-битный счетчик и 2-битный регистр режима канала. Последние два регистра объединяются в один 16-битный ре­гистр, который далее ради простоты называется счетчиком. До выполнения любых операций каким-либо каналом ПДП необходимо инициализировать относящиеся к нему регистры: в регистр адреса загружается начальный адрес области основной памяти, в счетчик загружается число передаваемых байт¹,

¹ При необходимости передачи N байт в счетчик загружается двоичный код числа N—1

В регистр   режима канала загружается требуемый режим его работы (00 - проверка, 01- запись, 10 - считывание, 11- запрещенная комбинация).

Программная модель контроллера содержит 18 8-битных регистров, причем в регистр режима контроллера можно только записывать, а из регистра состояния - только считывать. Остальные регистры допускают и запись, и считывание.

Рисунок   - программная модель микросхемы КР580 ВТ57
К рассматриваемой схеме относятся следующие сигналы и соответствующие им линии:

I/OR (считывание ввода-вывода) - L-активный сигнал, который в зависимости от состояния контроллера (ведомый - ведущий) может быть входным или выходным. Отрицательный импульс на входной линии I/OR ведомого контроллера считывает на шину данных содержимое внутреннего регистра, а выходной отрицательный импульс ведущего контроллера используется для передачи байта из периферийного устройства на шину данных. Линия I/OR имеет внутренний тристабильный буфер.

I/OW (запись ввода-вывода) - L-активный сигнал, который также может быть входным или выходным. Отрицательным импульсом на входе I/OW ведомого контроллера байт с шины данных загружается в адресуемый внутренний регистр, а выходной сигнал I/OW ведущего контроллера записывает байт с шины данных в выбранное периферийное устройство. Эта линия также имеет внутренний тристабильный буфер.

Аз-о - четыре двунаправленные младшие линии адреса. Для ведомого контроллера они являются входными и адресуют один из внутренних регистров, участвующий в операциях записи (программирования) или считывания. Ведущий контроллер выдает на них младшие биты адреса памяти и регистра адреса работающего канала ПДП.

CS (выбор кристалла) - входной L-активный сигнал, определяющий режим ведомого контроллера, когда он воспринимает входные сигналы I/OW и I/OR. Вход CS ведущего контроллера автоматически запрещается, чтобы при адресации основной памяти контроллер не мог выбрать сам себя. Этот вход подключается к схеме дешифрации адреса.

RESET (сброс) — входной   Н - активный сигнал сброса, загружающий нулевой байт в регистр режима контроллера. После действия .сигнала сброса до программного разрешения контроллер не реагирует на сигналы DRQ запросов ПДП.

CLK (синхронизация) - входная линия, на которую подаются ТТЛ - сигналы второй фазы системной синхрониза­ции.

Устройство управления с входящими в него регистрами режима и состояния контроллера выполняет действия в необходимой последовательности в передачах ПДП, генерируя требуемые управляющие сигналы и 16-битные адреса основной памяти. С ним ассоциируются следующие сигналы и соответствующие им линии:

А_7-4 - четыре выходные линии адреса, имеющие тристабильные буферы. На эти линии контроллер выдает соответствующие биты регистра адреса во всех передачах ПДП. Вместе с линиями А_3-0 определяют младший байт адреса основной памяти. Подключаются к аналогичным линиям шины адреса.

READY (готовность) - входной Н - активный сигнал, обеспечивающий введение состояний ожидания контроллера, если быстродействие основной памяти недостаточно для синхронной работы.

HRQ (запрос ПДП или захват шины) - выходной Н-активный сигнал, который подается на вход HOLD микропроцессора и сигнализирует о необходимости его отключения от системной шины.

HLDA (подтверждение запроса ПДП или захвата шины) - входной Н-активный сигнал от процессора, свидетельствующий, что контроллер может управлять системной шиной.

MEMR (считывание из памяти) - выходной L-активный сигнал, инициирующий считывание из адресуемой ячейки основной памяти в передачах ПДП. Данная линия имеет внутренний тристабильный буфер.

MEMW (запись в память) - выходной L-активный сигнал, определяющий запись в адресуемую ячейку основной памяти в передачах ПДП. Имеется внутренний тристабильный буфер. Выходы MEMR и MEMW соединяются с соответствующими линиями схемы управления системой (системного контроллера).

ADSTB (строб адреса) - выходной Н-активный сигнал, используемый для загрузки старшего байта адреса основной памяти, который КПДП выдает на шину данных, во внешний регистр-защелку.

AEN (разрешение адреса) - выходной Н-активный сигнал, который используется для перевода шин адреса и данных и некоторых линий шины управления другими компонентами системы в состояние высокого выходного сопротивления. Подается на входы разрешения выхода ОЕ или выбора устройства DS шинных усилителей-формирователей, связывающих процессор и другие устройства (кроме, разумеется, основной памяти) с системной шиной.

ТС (окончание счета) - выходной Н-активный сигнал, идентифицирующий последний цикл ПДП текущего блока данных. Формируется при достижении нуля (точнее, перехода через нуль) в 14-битном счетчике работающего канала ПДП.

MARK (маркер или метка) - выходной Н-активный сигнал маркера по mod 128. Сигнализирует в периферийное устройство, что текущая передача ПДП является 128-й от момента формирования предыдущего сигнала MARK. Если общее число N передач ПДП кратно 128 (напомним, что в счетчик загружается значение N— 1), сигнал MARK появляется при 128-й передаче от начала блока данных.

По четырем входным линиям DRQ_3-0 запросов ПДП периферийные устройства сигнализируют об их готовности к передаче данных. Инициирование цикла ПДП осуществляется установкой Н-уровня на линии DRQ и сохранением его до подтверждения ПДП. В пакетной передаче Н-уровень DRQ сохраняется до подтверждения передачи последнего байта. Программно запросам DRQ могут быть назначены фиксированные приоритеты (DRQo - высший, DRQ₃ -низший) или может быть задан режим циклического приоритета, т. е. после обслуживания некоторого канала ПДП ему назначается низший приоритет, а приоритеты остальных каналов изменяются в круговой последовательности. Например, после обслуживания канала СН₂ приоритеты каналов убывают в таком порядке: СН₃, СН₀, CH₁, CH₂. Данный режим приводит к тому, что приоритеты всех четырех периферийных устройств оказываются одинаковыми и ни одно из них не может блокировать запросы других.

Установкой L-уровня на одной из четырех выходных линий DACK_3-0 подтверждения ПДП контроллер извещает периферийное устройство о начале запрошенного им цикла ПДП.
Интерфейс КПДП с системной шиной данных
Интерфейс КПДП с системной шиной данных D_7-0 осуществляется через стандартный двунаправленный тристабильный буфер. При программировании процессор загружает через него байты в любой из 8-битных внутренних регистров, кроме регистра состояния, а при необходимости, например для контроля, считывает содержимое любого регистра, кроме регистра режима. Эти операции выполняются командами вывода OUT или ввода IN, вторым байтом которых адресуется целевой регистр, а при использовании ввода-вывода, отображенного на память, могут выполняться любыми командами с обращением к памяти.

Когда контроллер получает управление системной шиной, в начале цикла ПДП он выводит на линии D_7-0 старшие 8 бит A_15-8 адреса памяти из старшей половины регистра адреса работающего канала ПДП. Это действие идентифицируется Н - активным стробом адреса ADSTB, который должен загрузить байт с шины данных во внешний регистр-защелку, например в многорежимный буферный регистр К589ИР12. Выходы этого регистра подключаются к линиям A_15-8 шины адреса.

Логическая схема управления считыванием и записью при программировании контроллера или при считывании содержимого внутреннего регистра  (контроллер является ведомым) воспринимает входные сигналы I/OW или I/OR, дешифрует код на младших линиях адреса А_3-0 и выполняет следующие действия: если сигнал I/OW = 0, байт с шины данных загружается в адресуемый кодом А_3-0 регистр; если сигнал I/OR = 0, содержимое адресуемого регистра передается на шину данных. Когда же контроллер управляет системной шиной, т. е. является ведущим, эта же схема генерирует пары сигналов I/OR—MEMW при передаче данных в основную память и I/OW—MEMR при передаче данных в противоположном направлении. Пример схемы СУС КПДП показан на рис.

Рисунок   - Схема ПДП при вводе данных в память
Имеются, но не показаны средства для синхронных, асинхронных прерываний программно управляемого обмена для подготовительных, заключительных операций - включение мотора, задание начального адреса в памяти, проверка готовности, исправности, поиска дорожки и т.д.
Форматы регистров режима и состояния КР580 ВТ57
Форматы регистров режима и состояния контроллера доказаны на рис.  Регистр режима, определяющий общие функции контроллера, программируется после загрузки регистра адреса и счетчика канала ПДП. Он сбрасывается сигналом RESET, что приводит к запрещению использования всех каналов ПДП и предотвращает конфликты на шине при включении питания. Рекомендуется не разрешать работу канала ПДП до загрузки в его регистры исходных данных, чтобы случайные запросы ПДП не исказили содержимого основной памяти.

  Рисунок   - Формат регистров режима и состояния
Четыре младших бита EN_3-0 определяют состояние соответствующих каналов ПДП. Если ENi = 0, т.е. i-й канал запрещен, контроллер не реагирует на запрос DRQ_i; когда же EN_i = 1, т.е. i-й канал разрешен, контроллер удовлетворяет запрос DRQ_i.

Бит RP определяет фиксированный приоритет запросов ПДП (RP = 0) или циклический приоритет (RP = 1).

При установке бита EW расширенной (удлиненной) записи несколько увеличивается продолжительность сигналов MEMW и I/OW, генерируемых контроллером. Это позволяет не вводить дополнительного состояния ожидания через сигнал готовности READY и несколько увеличивает скорость передачи данных.

Если установлен бит TCS разрешения останова при окончании передач ПДП, после формирования сигнала ТС соответствующий канал ПДП запрещается, т. е. его бит EN сбрасывается. Дальнейшие передачи в этом канале возможны только после повторной загрузки регистра режима контроллера. Когда же TCS = 0, появление сигнала ТС не влияет на состояние канала ПДП и закончить операции ПДП должно периферийное устройство.

Бит AL автозагрузки позволяет использовать канал К₂ для повторных передач предыдущего блока данных или сцепленных блоков данных без программного вмешательства между передачами блоков. Для этого регистры К₂ инициализируются обычным образом, а в регистры Кз загружаются параметры повторной инициализации К_2. После завершения в Кг передачи первого блока данных, о чем сигнализирует ТС = 1, в цикле модификации (обновления) параметры из регистров Кз загружаются в регистры К_2. При этом состояние бита TCS (если AL = 1) не влияет на работу К_2. Когда AL=1, при программировании К₂ его начальные параметры автоматически дублируются в регистрах Кз, что обеспечивает повторяющиеся передачи одного и того же блока данных. Такое повторение удобно при использовании КПДП для регенерации видеодисплея. Но в регистры Кз после загрузки регистров К₂ допускается загружать другие значения параметров.

Восьмибитный регистр состояния содержит четыре бита ТС, отражающих состояния окончания счета соответствующих каналов ПДП, и бит UF флажка модификации. Биты ТС устанавливаются одновременно с выдачей сигнала ТС соответствующих     каналов   и   сбрасываются     сигналом

RESET или при считывании содержимого регистра состояния в процессор. Флажок UF устанавливается, когда в режиме автозагрузки параметры Кз передаются в регистры К₂, и не сбрасывается при считывании состояния. Его можно перевести в нулевое состояние посредством сигнала RESET или аннулирования режима автозагрузки. Кроме того, флажок автоматически сбрасывается после передачи первого блока вслед за модификацией регистров К_2. Контролируя состояние UF, процессор определяет момент завершения повторной инициализации Кг и, следовательно, возможность безопасной загрузки параметров нового блока данных.

Программирование КПДП осуществляется командами OUT или любыми командами запоминания байта при использовании ввода-вывода, отображенного на память. При этом сигналы на линиях А_3-0 определяют адрес целевого внутреннего регистра, а сигналы на линиях A_15-4 после дешифрации используются для формирования сигнала CS. Собственно запись в целевой регистр выполняется сигналом I/OW. Выбор регистров контроллера определяется табл.
                                                                    Таблица



  Рисунок   - Диаграмма состояний контроллера

Бит А₃ определяет обращение к канальным регистрам (А₃ = 0) или к регистрам режима и состояния (А₃ = 1). При выборе канального регистра бит А_о идентифицирует регистр адреса (А_о=0) или счетчик (А_о = 1). Оставшиеся входные линии адреса A₂,i определяют один из четырех каналов.

Для загрузки и считывания содержимого каждого из 16-битных регистров необходимы две команды. В контроллере предусмотрен специальный триггер F/L (первый/второй, или младший/старший), состояние которого определяет старшую или младшую половину выбранного канального регистра. Триггер F/L сбрасывается при действии сигнала RESET и при загрузке регистра режима КПДП. Для обеспечения правильной инициализации команды обращения к канальным регистрам должны быть парными и первая из них должна обращаться к младшей половине регистра. Нельзя формировать CS=0 при активном уровне сигналов I/OW или I/OR, так как это вызовет ошибочный переход триггера F/L. В системе с возможными прерываниями при программировании КПДП или считывании содержимого его регистров прерывания следует запрещать.

Контроллер имеет семь внутренних состояний, связи между которыми показаны на рис.  В холостом состоянии S1 он не выполняет операций ПДП. Цикл ПДП начи- нается с установки Н-уровня на любой из линий DRQ запроса ПДП. Контроллер переходит в состояние So, формирует сигнал запроса HRQ в процессор и ожидает сигнала подтверждения HLDA. В этом состоянии продолжается опрос линий DRQ с учетом их приоритетов. При получении сигнала HLDA от процессора контроллер выдает сигнал подтверждения DACK в запрашивающее устройство с наивысшим приоритетом и переходит в состояние S₁. Н-уровень на линии DRQ должен сохраняться до получения сигнала DACK, когда передается один байт, или до выполнения условия DACK = 0 и ТС=1, свидетельствующего о передаче блока данных в пакетном режиме. Каждый цикл ПДП состоит минимум из четырех состояний (S₁S₂S₃S₄). Если быстродействие основной или внешней памяти недостаточно для передачи во временном интервале, определяемом сигналами синхронизации, с помощью L-уровня на входе готовности READY между состояниями S₃ и S₄ вводится необходимое число состояний ожидания Sw. В режиме проверки (VERIFY) сигнал READY не используется.

При передаче данных в основную память выходной сигнал I/OR генерируется в начале состояния S₂, а сигнал MEMW — в начале состояния S₃. При передаче данных из основной памяти в начале состояния S₂ генерируется сигнал MEMR, а сигнал I/OW — в начале состояния S₃. Указанные последовательности формирования управляющих сигналов обеспечивают правильную передачу данных. Сигнал расширенной записи I/OW или M.EMW формируется в состоянии S_2. Управляющие сигналы записи и считывания при работе канала ПДП в режиме проверки не генерируются.

КОНТРОЛЬНЫЕ ВОПРОСЫ

1.  Что понимается под архитектурой ввода-вывода?

2.  Каковы достоинства и недостатки изолированного ввода-вывода и ввода-вывода, отображенного на память?

3.  Каким образом в системе с вводом-выводом, отображенным на память, можно упростить дешифраторы адреса регистров периферийных устройств?

4.  Какие режимы ввода-вывода используются в мини- и микро-ЭВМ? Сравнить их по быстродействию и дополнительным аппаратным и программным средствам.

5.  В чем главное отличие маскируемых и немаскируемых прерываний?

6.  Можно ли использовать команду повторного старта RST в прикладных программах? Рассмотреть особенности ее выполнения и отличия от команды CALL.