Приложение Д
Таблица 1– Матрица ИКМ потоков в кольце СЦИ (с учетом нового направления)

Куда Откуда	АТС-52	АТС-55	RSU-54	АТС-53	АТС-56/57 АМТС**	Итого:
АТС-52	-	3	2	3	7	15
АТС-55	3	-	2	3	8	16
RSU-54	2	2	-	2	6	12
АТС-53	3	3	2	-	11	19
АТС-56/57 АМТС**	6	8	6	9	-	29
						91

Примечание: ** В ИКМ потоке «от» и «в» АТС-56/57/АМТС учтены и потоки «к» и «от» АТСЭ-565/УСП

Продолжение ПРИЛОЖЕНИЕ Д

Рисунок 1 – Схема проверочного плана мультиплексирования сети СЦИ г. Кызыл Орда с новым направлением


Продолжение Приложение Д
Основные блоки мультиплексора
Мультиплексор состоит из следующих основных блоков:

трибные блоки с набором электрических портов для приёма входных потоков различной скорости (от 2 до 155 Мбит/с);

• 
  двух пар (основной и резервной) мультиплексоров и коммутаторов для мультиплексирования, локальной коммутации и управления потоками, двух оптических агрегатных блоков с выходными портами 622 Мбит/с (STM-4) ”восток” и ”запад” для формирования выходных потоков;
  
• 
  двух (основного и резервного) блоков питания;
  
• 
  интерфейсами контроля и управления, служебным каналом.
  

Он обеспечивает мультиплексирование различных входных потоков, подаваемых на входные электрические порты трибных интерфейсов: до 252 потоков 2 Мбит/с, или до 12 потоков 34 Мбит/с, или до шести или 12 частично заполненных потоков 155 Мбит/с в один или два потока 622 Мбит/с, формируемых на выходе оптических агрегатных блоков. Мультиплексор и его блоки имеют следующие характеристики:

а) интерфейсные входы и выходы трибов:скорость передачи данных на входе 2 Мбит/с или 622 Мбит/с, входной импеданс  120 Ом (симметричный вход) для 2 Мбит/с;

б) оптические входы и выходы трибов и агрегатных блоков: длина волны 1310 нм для коротких и средних оптических секций, 1550 нм для длинных секций, максимально допустимые потери на секцию 12/12/24 дБ для коротких, средних и длинных секций при 1310 нм и 24 дБ для длинных секций при 1550 нм, тип волокна оптического кабеля – одномодовый;

в) электрические входы и выходы блоков с STM-1 линейный код CMI входной импеданс 75 Ом.

Структурная схема мультиплексора SDM-4 приведена на рисунке 2.



Рисунок 2 Структурная схема мультиплексора SDM-4 (SDM-1)

Все блоки системы распределяются между двумя подсистемами – подсистемой управления и связи и подсистемой, связанной с трафиком.

К платам, связанным с трафиком, относятся:

• 
  TR #1 – TR #18- платы компонентных интерфейсов;
  
• 
  ASF – две или четыре агрегатные платы передатчика/приемника и форматтера SDH;
  
• 
  BIM – два интерфейса шины и матрицы;
  
• 
  BIMF – два интерфейса шины и матрицы - полные, включая сквозные и местные перекрестные соединения.
  

К платам общего управления относятся:

• 
  MCP4 – управляющий процессор мультиплексора (с модулем энергонезависимой памяти NVM);
  
• 
  COM – коммуникационная плата;
  
• 
  AMU4 – блок сигнальных уведомлений и обслуживания.
  

Кроме того, в состав аппаратуры входят:

• 
  FTPS – фильтр и источник питания Telecom;
  
• 
  FCU – блок управления вентилятором.
  

Каждая компонентная плата 2 Мбит/с содержит восемь компонентных интерфейсов. Все компонентные платы взаимозаменяемы, так что любую плату можно вставлять в любой слот, предназначенный для плат компонентных интерфейсов. Это свойство обеспечивается архитектурой внутренней шины.

Для компонентных плат предусмотрено восемнадцать мест. Это позволяет предусмотреть компонентные платы в качестве резервных для целей защиты.

Имеется до восьми слотов, предназначенных для плат компонентных интерфейсов STM 1. Платы компонентных интерфейсов STM 1 несут частично или целиком заполненные сигналы, которые сосредоточиваются в SDM-4 для передачи через агрегатный интерфейс STM 4.

SDM-4 контролируется и управляется посредством центрального процессора, который осуществляет связь с различными частями системы и с внешним миром.

Подстатив мультиплексора в полной комплектации изображен на рисунке 3.


Рисунок 3– Подстатив мультиплексора SDM-4 (SDM-1)
В мультиплексоре может быть предусмотрено автоматическое резервирование основных блоков по схеме (N+1), где N – число работающих блоков.





Рисунок 4− Функциональная схема синхронизации сети СЦИ

Таблица 2 − Информация в байте маркера синхронизации SSM

Значения битов 5-8 байта SM	Качество сигнала синхронизации	Уровень качества
0010	PRC (G.811)	Q1
0100	SSU-A, транзитный (G.812T)	Q2
1000	SSU-B, локальный (G.812L)	Q3
1011	SEC (G.813)	Q4
0000	Качество неизвестно	Q5
1111	Не используется	Q6